Lattice Semiconductorは5月16日、最大12系統の供給電源モニタを持つ電源管理アーキテクチャ「LPTM10-1247/LPTM10-12107」を発表した。

「LPTM10-1247」は、最大12系統までの供給電源モニタと47のデジタルI/Oを、「LPTM10-12107」は、最大12系統までの供給電源モニタと107のデジタルI/Oをサポートする。機能的には、2品種とも電源管理セクションとデジタルボード管理セクションを備える。

電源管理セクションには、プログラマブルしきい値が含まれ、0.7%精度の差動入力コンパレータ・ブロック、48マクロセルCPLD、プログラマブル・ハードウェアタイマ、10ビットA/Dコンバータ、電源のトリミングおよびマージン管理用のトリムブロックで構成されている。デジタルボード管理セクションは、640 LUT FPGAとプログラマブルなロジック・インタフェースI/Oで構成されている。

電源管理機能には、電源シーケンス制御、電圧監視、活線挿抜制御、リセットなどの監視信号が含まれている。回路基板の電源数が増えるに連れ、電源管理機能の複雑さは増大し、複数の電源管理デバイスが必要になることも多い。この結果、電源管理タスクを分割し、分散アルゴリズムを使用して複数のデバイスにタスクを導入するといった、コストと時間を必要とする手法を取らざるを得なくなる。しかし、この手法はボードの評価段階で不都合が判明するため、ボードの再設計を強いられるといった課題があった。同社のプラットフォーム・マネージャ・デバイスでは、統合電源管理のアプローチを可能にしながら、コストを削減し、システムの信頼性を向上させることができるという。

また、プラットフォーム・マネージャデバイス向けに、2つの新たなアプリケーションノートも同時に発表した。アプリケーションノートには、電源ステータス・インジケータへの無制限アクセスやすべてのボード管理機能の制御能力が説明されている。このため、アルゴリズムを簡単に修正して予期せぬ電源管理要件に対応でき、ボードの再設計の必要性を最小限にとどめることができる。

最大12系統の供給電源モニタを持つ電源管理アーキテクチャ「LPTM10-1247/LPTM10-12107」