ISSCC 2008の1日目、「High Speed Transceivers」(セッション番号5)では、日立製作所、台湾国立大学、ルネサス テクノロジなどから、高速なディジタル伝送を実現するための等化回路(equalizer)が発表された。高速なディジタル信号がプリント基板等の伝送路を通過する際には、信号の周波数に依存した減衰や遅延が発生して信号波形が歪んでしまうため、信号を受信する側では、その歪んだ信号波形を復元する必要がある。等化回路とは、そのような歪んだ受信信号を復元する回路のことだ。

このセッションの論文は8件あり、信号の伝送速度が3-10Gb/sのものが6件と、20Gb/s以上のものが2件である。使われているプロセスは65nm、90nm、130nm、180nmのバルクCMOSプロセスで、90nmが最も多いものの、Ethernet(IEEE 802.3an等)をターゲットとした10Gb/sのものは、比較的コストが小さい130nmが用いられていた。

講演番号 速度 プロセス 主な用途
5.1 8Gb/s 90nm CMOS FR4基板
5.2 40Gb/s 90nm CMOS 有線シリアル通信
5.3 20Gb/s 90nm CMOS FR4基板
5.4 6Gb/s 90nm CMOS FR4基板
5.5 10Gb/s 130nm CMOS UTP(IEEE 802.3an)
5.6 10Gb/s 130nm CMOS UTP(IEEE 802.3ap draft)
5.7 8.5Gb/s 65nm CMOS 有線シリアル通信
5.8 3.2Gb/s 90nm CMOS メモリバス(シングルエンド)

等化回路の原理には様々なものがある。基本的には、伝送路の伝達特性を補正するようにフィルタ回路と増幅器を組み合わせて実現するが、最近は信号伝送路の長さや特性が変化した時にも正しく信号が復元できるように、その変化を検出して等化回路の特性を変える適応型(adaptive)と呼ばれるものが発表されている。

たとえば、ルネサス テクノロジの講演(講演番号5.4)は、代表的なプリント基板であるFR4をターゲットにした6Gb/sの等化回路である。FR4は低周波の伝達特性は良好だが、高周波では表皮効果等による信号レベルの減衰が発生する。この回路では、高周波の信号を正弦波で近似し、低周波に比べて平均の信号振幅がπ/2になることを利用して、その減衰を補正している。具体的には、フィルタ回路を用いて受信した信号を低周波と高周波に分離し、それぞれを全波整流して電力レベルに比例する電圧を取り出して、その電圧比がπ/2になるように、高周波信号用の増幅器の利得を調節するというものだ。従来と比較して半分の消費電力(13.3mW)で、5インチから15インチまでのFR4伝送路においてジッタ50psを達成している。