Intel

IntelのProcessに関するロードマップそのものは、2022年2月のInvestor Conferenceで示されたこちらから基本的に変更はない。2022年度には既にIntel 7をリリース。2023年度にはIntel 7+に加え、何とか年末にIntel 4を採用したMeteor LakeベースのCore Ultra製品の出荷を開始した事で、辛うじてロードマップ死守に成功している。

辛うじて、というのは本来Intel 4は2022年後半に量産開始していた筈で、なのに出荷が1年後というのはロードマップを守れているうちに入れていいのか？ というグレーゾーンに入っているからだ。まぁ以前こちらでレポートしたように、当初の生産はOregonのD1のみで、量産工場であるFab 34での生産開始は2023年10月だったことを考えれば、「量産こそスタートしていたものの、生産量が少なかったのである程度蓄積するまで出荷が出来なかった」と言い張ることができる範疇ではあるのと、必ずしもMeteor Lakeの出荷の遅れがIntel 4だけにあるとは限らない(CPU Tileは製造できたけど、他のTileの供給が遅れたとか、EMIB/Foverosに問題があったとか、要因は色々あり得る)事を考えれば、ギリギリセーフといったところだろうか。

これに引き続き、2023年後半にはIntel 3の量産が開始した「筈」なのだが、実際は微妙に遅れた(Photo09)。2023年12月に開催されたAI EverywhereイベントでGelsinger CEOは5ノード分のウェハを公開したが、この際に明確に「Intel 3は来年(つまり2024年)量産を開始する」と説明しており、2023年中は"Manufacturing ready"状態ではあるものの、実際に量産は開始していなかった。なので今年はまずこのIntel 3の量産が本当に立ち上がるのか、というのがポイントになる。

  • Photo09: 「量産準備は2023年中に整って、ただまだ始めてないだけ」という事らしい。

とはいえ、Intel 4とIntel 3がそこまで大きく違うのか？ というとちょっと微妙である。そもそもIntelはIntel 4とIntel 3の違いを明確に説明していない。実のところプロセスそのものには大きな違いは無く、

  • High Density Cell Libraryが提供される
  • VTオプションが増えた

という程度らしい。Intel 4プロセスそのものの説明は以前こちらで行っているが、Intel 4そのものは最大8VT(PMOS/NMOSそれぞれ4種類の電圧を用意)構成となっている。この電圧の幅をさらに広げて、より高性能な動作を可能にしたり、逆により省電力な構成にしたり、という選択の幅を広げるということらしい。要するにIFS(Intel Foundry Service)向けに、より幅広い動作オプションを提供するという話で、逆にプロセスそのものにはそれほど手が入らない(どれほどか、というのは良く判らないが)らしい。

ちなみにIntel 4であるが、こちらで説明したように、M0層の形成ですらEUVを使っておらず、SAQP(つまりDUVの液浸)ベースで製造が行われている。よくもこれをSAQPでやったな、と思わなくもないのだが、EUVを使って複雑なパターン形成を行うにはまだ習熟度が足りなかったか、EUV Stepperの数が十分ではなかったか、あるいはその両方が要因かと思われる。ただこれはTSMCのN3→N3Eと同じような話で、EUVを使ってタイトなジオメトリを狙って歩留まりを下げるより、確実に量産できることを狙ったのであれば、それは理解できる話ではある。このあたりはIntel 3もそのまま引き継ぐと思われるので、ここでの製造難易度は低いと思われる。

むしろ問題はそのIntel 3の量産工場が未だに明らかになっていない事だと思う。Intel 4はまず当初OregonのD1で少量の生産がスタートし、本格量産はIrelandのFab 34が引き継ぐ形になる訳だが、現時点でIntelはIntel 3の量産Fabがどこになるか明らかにしていない。現在Arizonaに建設中のFab 52/62は今年量産に入る予定だが、ここで製造されるのはIntel 20Aである。またOhioに建造中のFab 27はそもそも稼働が2025年になりそうだし、ターゲットはIntel 18Aである。2023年12月に、建設費用250億ドルのうちイスラエル政府が32億ドルを援助する事が発表されたFab 38が製造するプロセスはまだ発表されていないが、こちらは2028年から運用を開始とかいう話になっているので、Intel 3には到底間に合わない。消去法的に言えば、そうなると可能性がありそうなのはArizonaのFab 42という事になる。

ただ今年Intel 3の量産を始めるためには、既にFab 42にEUV Stepperが納入開始されていないとおかしい。Fab 34に最初のEUV Stepperが納入されたのは2022年12月で、Fab 34でのIntel 4の量産が開始されたのが2023年9月という事を考えると、少なくとも量産開始の9か月前にはEUV Stepperが導入されないと間に合わないという計算になるからだ。この辺りは現状ちょっと不明である。逆に言うと、Intel 3の量産を2024年中に始めるためには、遅くても3月までにEUV Stepperが納入されている必要がある。まぁIntel 3も当初はOregonのD1で量産をスタートする事になると思われるので、Fab 42の稼働開始は多少遅れても許されるのかもしれないが。

あともう一つ気になるのはFab 34の今後である。Intel 4を使うのはMeteor Lakeのみであり、しかもCPU Tileだけだからそれほど大量の製造能力は必要ない(何しろダイサイズは推定で73.9平方mmほど。Wafer 1枚から730個ほど取れる計算になる)。なので、今はまだIntel 4を使ってMeteor Lakeの製造に専念しているだろうが、今後はIntel 3を混在して製造する様になっても不思議ではないと考えられる。

ちなみにIntel 3はSierra ForestとGranite Rapidsが利用する事になるが、こちらはかなりサイズの大きなTileが必要になると見られる。現状Intel 4は100平方mmを切るサイズのダイしか量産できていない訳で、600平方mmを超えるサイズで本当に歩留まり良く製造できるか、というのが次の試練となるだろう。

あと最後に余談を一つ。Intel 18Aの先のプロセスに向けて、IntelはASMLの次世代EUV Stepper(High NA:NA=0.55)を契約したという話は以前から発表されており、2023年12月に最初のプロトタイプがASMLからIntel(納入先はOregonのD1X)に送り出された事が報じられた訳だが、IntelはこのHigh NAのEUV Stepperで、初期ロットの10台のうち6台を確保した、なんて話が2023年末に流れてきた。

まぁこの事そのものは別に問題ではないのだが、High NAのEUV Stepperではマスクの作り方が変わる。NA=0.33の場合、マスクは縦横4倍サイズであるが、NA=0.55では縦8倍横4倍になるため、Reticle Limitが半分に減る。ということは、例えば400平方mm程度までは1 shotで露光できるが、これを超えるようなサイズのダイの場合だと、ダブルパターニング方式で上半分と下半分を別々のマスクで露光するという面倒な作業が必要になる。これは単純にスループットが半減する以上に、この2回のshotの位置合わせの精度を十分に高めないと、パターンそのものがつながらないとかいう話になって、Yieldが極端に落ちる事に繋がる。解決策としては縦方向のサイズが従来の倍になるマスクを作れば行けるという事になる話だが、それはそれでまた難易度が高く、今聞いている限りではそういう方向にはいかないようだ。

また、ウェハ1枚を丸ごと露光する際のShot(露光処理そのもの)数が倍になる。まぁShot数が倍になったからと言って消費電力もきっちり倍になる訳ではないにせよ、相応に消費電力が増える＝製造コストがさらに上昇する事に繋がる。

加えて、High NAのStepperではObscurationと呼ばれる現象が避けられないとされている。DUVまではレンズを使って光を収束させる事が出来たが、EUVではレンズに当たるものが作れないので、基本ミラーを使ってEUVを収束させる事になる。ところがHigh NAではこのミラーのサイズが大型化するため、あるミラーが他のミラーを遮って影になってしまう、という現象が避けられない。これがObscurationで、当然遮られた場合にはまともにパターニング出来なくなる。この影響を減らすために色々技法が考案されているが、それでもNA=0.33の時よりもYieldが悪化しやすい事は避けられない。あとNA=0.33の時には120nmほどあった露光深度が、NA=0.55だと41nmまで減ってしまう。これはなかなか厳しい数値である。

そんな訳で、High-NAのEUVを導入するのはいいが、これを使いこなすのは従来のNA=0.33の時よりもさらに難しくなる。Intelが6台ものHigh-NA EUV Stepperを導入する、というのはここで他社に先駆けてHigh-NA EUV Stepperを導入して早期に技術的な方法論を確立する事で、Intel 18A以降のプロセス開発で優位に立ちたいという意欲の表れと考えられる。この辺はまだ当分先の話になるのだが。