米Intelは12月9日（現地時間）、「Intel Demonstrates Breakthroughs in Next-Generation Transistor Scaling for Future Nodes（Intelは将来のノードに向けた次世代トランジスタのスケーリングにおいて、画期的な成果を実証）」と題したページを公開し、公開中の開発ロードマップにおけるムーアの法則の継続と進化について強調した。

  • Intel、PowerVia技術に再び言及 - 3D積層型CMOSトランジスタや裏面電源配線で次世代ノード開発へ

Intelは第69回IEDM 2023（国際電子デバイスカンファレンス）でに参加し、次期半導体製造技術におけるブレイクスルーについて紹介する。プレスリリースでは内容について、裏面電源供給と直接裏面接触を組み合わせた3D積層型CMOSトランジスタについて触れられている。すでにシリコントランジスタと窒化ガリウムトランジスタの大規模な3Dモノリシック集積の研究が進んでおり、パッケージ上ではなく300mmのウェハー上でデモを成功させたという。