米Intelは2020年6月10日、モバイル向け製品「Lakefield」について発表を行いました。一般的なCPUとは異なり、さまざまなコンポーネントを3次元に積み重ねて構成している点が特徴で、この技術を同社は「Foveros」と呼んでいます。極めてコンパクトな製品を設計しやすいので、Lenovoの折りたたみPC「ThinkPad X1 Fold」や、Microsoftの「Surface Neo(未発売)」に採用例があります。
そんな折、Intelからブロックのおもちゃをもらいました。4層からなるブロックを組み立てていくことで、新しいSoCを支える技術について学ぶことができるとのこと。なかなか手の込んだアプローチと言えるでしょう。そこで今回は、CPU内部のダイなど半導体の構造には全く詳しくない筆者がブロックを組み立てて、Intelの新技術に親しんでみようと思います。
1層目はI/Oダイを集積
シールを貼ったことで、各コンポーネントが何を担当しているかざっくりとわかるようになりました。ここはLakefield初出時に掲載された大原氏による解説記事「"Comet Lake"と"Lakefield"について新しく深くわかった事」をしっかりと読みつつ、完成したブロックを眺めていきましょう。
1層目にはI/Oダイを集積しており、各種インタフェースなどを搭載しています。左上の「CSE」が何かわからず調べたところ、Converged Security Engineの略とのこと。その他に気になった点としては、最も帯域の大きそうなPCIe Gen3が右下の小さい領域に収まっていることや、その割にNVMe StorageやUSB Type-Cが大きな面積を占めていることでしょうか。
2層目にはCPUやGPUを集積
2層目にはCPUとGPU、メモリコントローラなど中核的なコンポーネントを搭載。CPUの構成が特徴的で、スマートフォン等のSoCに採用例の多いいわゆる「big.LITTLE」になっています。とてもざっくりと表現すると、ワークロードに応じて処理するコアを振り分け、省電力性と性能を高めようというもの。Lakefieldではbigを「Sunny Cove Core(右上)」が担当しており、LITTLEを「Tremont Core(左上2段目の極小パーツ)」が担当。Intelの一般的なCPU製品には見られない、特徴的な部分と言えそうです。
よく見ると、中段左側には小さく「Graphics Gen11-LP」を搭載。しかし、ブロックでLakefieldを表現するにあたってやむを得なかったのか、本来はダイの半分を占めるほど大規模なエリアになっているとのこと。ブロックでは、あくまでどの層に何が搭載されているかを把握する程度という感じでしょうか。
3層目と4層目(?)にはDRAMを搭載
3層目と4層目にはDRAMを4つずつ搭載しています。積層することでCPUやGPU、各種I/Oに極めて近い距離に搭載できるため、接続インタフェースはLPDDR4x-4267と超高速。とはいえ大原氏による解説記事によると、この構造にも疑問があるそう。
ブロックには1層あたり4つのDRAMチップを搭載していますが、LPDDR4xのインタフェースは4×16bit構成になっています(3層目のシールにもそう書いてある)。4個×2層のメモリを利用する方法がないため、可能性としては「将来は2段積みを考慮するが、現状は未対応」か、あるいは「ただのジョーク」の公算がとても高いとのこと。ちなみに実物のLakefieldのDRAMは4チップを搭載しており、このブロックとは異なっています。なぜブロックで幻の4層目を作ったんでしょうか。
今後搭載ラインナップは増えるのか?
プロセッサを横(2次元)に広げていくのではなく、さまざまなコンポーネントを縦(3次元)に集積するという技術「Foveros」。これを採用したLakefieldについて、ブロックを組み立てて学ぶことができました。個人的には、Lakefieldを搭載するPC製品の展開や、Foverosを用いた新プロセッサの展開があまりないところが気になります。今後採用例は増えてくるのでしょうか。