なお、この11～13ステージという数について、Qualcommの担当者は、Kraitの回路設計はカスタムで行っており、論理合成して作っているわけではないので、ステージ数が少ないからといって、他のステージ数が多いプロセッサ(おそらくはCortex-A15などを想定していると思われる)より、高いクロックが実現できないということではないという。

論理合成とは、高級言語などで書かれた回路で行う処理の記述をソフトウェアで、論理回路(ANDとかORとか)の組み合わせに変換する技術。回路を直接設計することと比較して、単純ミスの入る可能性が少なく、複雑な回路も記述しやすくなるというメリットがある。反面、熟練した設計者が直接行う論理回路設計に比べると、回路構成が冗長になってしまいやすい。これに対して、カスタムとは、人が直接設計したものをいう。設計者が回路で処理を理解して行うため、冗長性が低くなる。この差は、入力から出力までの最大パスの長さに影響する。高クロックのためにパイプライン段数を増やすのは、各ステージの遅延(処理時間)をクロックの周期以下にする必要があるからだ。各ステージの遅延は、ステージ内の最長パスに関係するため、冗長度が低ければ、ステージの遅延も小さくなる。Qualcommが主張するのは、Kraitのパイプラインステージを構成する論理回路は、カスタムで設計しており、高クロックにちゃんと対応できるということのようだ。

また、Kraitのキャッシュ階層は3段階で、L0、L1、L3の３つがある。キャッシュ構成には、同一アドレスの内容を一カ所でしか保持しない「エクスクルーシブ」と、複数カ所への保持を認める「インクルーシブ」があるが、Qualcommによれば、Kraitのキャッシュ機構は、単純にどちらかといえるものではなく、状況により保持方法に違いがでるらしい。その上でどちらかと言えば「インクルーシブ」といえる、ということだ。なおL2がデジケーテッド(キャッシュ全体を共有するのではなく、各コア用にキャッシュがあり、キャッシュ間の同一性を保つ機構を持つ)であるとするQualcomm以外からの文書もある。これについては、明確な回答をえられなかった。

また、L0については、フェッチユニットよりも内側にあり、ソフトウェア側からは存在がまったく見えないものであるとのことだ。通常のキャッシュに関しては、ソフトウェア側で無効にしたり、強制的にクリアするなどの命令が用意される。しかし、L0に関しては、ソフトウェアは存在もわからず、制御もできないということのようだ。