HOT CHIPS 20 - IntelがThrough Silicon Viaを解説

最新の一番ホットなチップを発表する学会HOT CHIPS 20が開催された。今年の日程は、8月24日から26日の3日間で、場所は恒例のスタンフォード大学のMemorial Auditoriumである。

初日の8月24日は、本会議に先立つチュートリアルが行われた。8月24日は日曜日であるが、朝の9時から午前のチュートリアルがあり、午後のチュートリアルの終了は午後5時と一日びっしりのスケジュールである。

チュートリアルはその分野の技術を体系的に説明してくれるので、理解しやすい。また、それに加えて、講師の最近の研究や開発内容にも触れることが多く、大学の講義と本会議での研究発表の中間という感じであり、結構、人気がある。今回のチュートリアルには、200人あまりの参加者があった。

午前のチュートリアルは、"High Bandwidth Memory Technology & System Implication"と題するチュートリアルで、マルチコアで性能が向上するプロセサにデータを供給するメモリのバンド幅の増大が課題となっている現状から、高バンド幅メモリの実現手法とそのシステムに対する影響に関して、RAMBUSのCraig Hampel氏、IntelのJerry Bautista氏、AMDのFritz Kruger氏が講義を行った。

RAMBUSのHampel氏は、メモリシステムは、初期はレーテンシ(読み書きにかかる時間)が重要な時代、そしてプロセサが高度化するにつれてバンド幅が重要な時代となり、そして、マルチコアの一般化により、現在ではスループット(一定時間に読み書きできる総データ量)が重要な時代になっていると述べ、メモリシステムのスループットを増大させるアクセススケジューリングや、実行スレッドごとに対応するメモリモジュールを分けるモジュールスレッディングなどの手法を説明した。そして、RAMBUSが標榜しているテラバイトバンド幅イニシアティブを説明した。このイニシアティブでは、メモリコントローラのチップとDRAMの間を16Gbpsという高速の伝送を行う4バイト幅のチャネルで結び、コントローラチップから16チャネルを出すことにより、全体で1TB/sのバンド幅を実現するというものである。但し、これは構想の段階であり、RAMBUSが製品として発表しているものではないと断っていた。

IntelのBautista氏は、各種のテラスケールのアプリケーションプログラムを調査した結果、100GB/s以上のメモリバンド幅を必要とするものが多く、2013年までに実現できそうなバンド幅では不足である。しかし、128MB程度の大容量の2.5次キャッシュを付け、CPUコアと、このキャッシュとの間を400GB/s程度のバスで接続することにより、60～70%程度のアプリケーションプログラムでは性能を確保できると述べた。そして、その実現手段として、CPUチップとメモリチップを張り合わせたり、シリコン基板を貫通させるビア(Through Silicon Via)を使い、複数のメモリチップを積み重ねたメモリをCPUチップに接続する技術について説明した。このような技術は、現在でも実現可能であるが、コスト的な問題があるという。