IntelがSoC製品を発表 - TolapaiことIntel EP80579の内部構造を考察する

もう少し詳細な内部構造はこちら(Photo06、07)である。Photo06がただのEP80579、Photo07がEP80579 with Intel QuickAssist Technologyの構造となる。両者の違いは、Security Service Unitと呼ばれるAccelerator(Photo07左上)と、TDM Interface(Photo07上段の中央)の2つが有るか無いか、だけとなる。

この違いは、同じIntelの「IXP460」と「IPX465」に近い。というよりも、EP80579はIXP460の、EP80579 with Intel QuickAssist TechnologyはIPX465のそれぞれ後継となっていると考えるのが正しいだろう。

IXP465はAES/3DES/SHA-1/SHA-256～512/MD-5/RSA/DSA/Differ-Hellmanなどのアクセラレータが搭載され、100Mbpsのスループットを実現しているが、EP80579 with Intel QuickAssist Technologyは同じアルゴリズムで1Gbpsのスループットを実現している。外部I/Fもアッパーコンパチブル(SATAなどが追加されている)になっており、より幅広い用途(ローエンドのNASなど)に利用可能だ。強いて言えばUTOPIAのI/Fは流石に無くなっているが、最近の用途ではもうUTOPIAは要らないという判断なのだろう。

しかしこうなると、内部のMemory Controller HubにBridgeを介して繋がっている"Acceleration and I/O Complex"は何か? ということになる。AcceleratorはIntel QuickAssist Technologyを介してアクセスするという話になっているわけで、「そのIntel QuickAssist Technologyって何だよ?」と思われる方も当然居られよう。Intel QuickAssist Technologyは、簡単に言えばこんな仕組みだ(Photo08)。FSBやQPI経由、あるいはPCI Expressとか(将来登場する)Geneseoなどの専用リンクで接続されるAcceleratorを透過的にアクセスするための、一種のHALと考えればよい。

そんな訳でQuickAssist Technologyの実体はソフトウェアであるが、これがサポートするI/Fは(Photo08にも出ている通り)、

• FSB
• QPI
• PCI Express Gen1/2/3 and Geneseo

となっている。このうちQPIはPentium Mコアにはインプリメントされていないし、PCI Express Gen3やGeneseoはまだ存在していない。PCI Express Gen2は90nmプロセスにはちょっと荷が重い(Gen2は65nmを主要なプロセスに想定している)事を考えると、FSBかPCI Express Gen1での接続が可能性として残る事になる。

ただFSBでの接続は、Acceleratorにはともかく、GbE MACとかMDIO/CAN/SSPなどの接続には全然向いていない気がする。なので論理的にはPCI Express Gen1での接続となるだろう。ただ、PCI Expressはあくまでもチップ間I/Fであり、SoC内部の接続には向いていない(消費電力が大きすぎるし、伝達距離が短いからそもそもSerial Busにする必要もなく、従って8B/10B EncodingやScramblingなども不要だ)。そんな訳で、恐らくはPCI Expressの論理層をそのまま使いつつ、物理層は独自のParallel Busで、レーン数はx4～x8相当程度ではないのか? というのが筆者の想像である。

ちなみに今後についてだが、CE向けにCanmoreとSodaville、MID向けにはLincroftの開発が現在進んでいることが示された(Photo09)。