ところでもう少しHDIの仕組みを説明したい。図1は、FR-4を使いながら通常の基板を作る方法を簡単に示したものだ。緑色が絶縁層、黄色が配線層となる。たとえば4層基板であれば、まず3つの絶縁層(とそこに貼り付けた配線層)を個別に作成し、これをプレスなどで一体化する。次いでビアの生成のためにドリルで穴をあけ、そこにビアを生成して出来上がりという話だ。こう書くと簡単だが、実際はこんなに綺麗にならない。問題となるのは、ドリルはあくまで基板全体を貫通してしまうので、何も考えずにビアを生成すると4層なら4層全てが接触してしまう事になりかねない。そこで実際には配線層については、ビアが貫通する周囲を広く空けて置く必要がある。

図1

図2が現実的な例だが、この例だと一番左のビアは第2層と第4層を接続する。このため、第1層と第3層はビアの周りを広く開けて、無駄に接触しないようにする必要がある。特に無駄なのが一番下の第4層で、一番左のビアの部分が何も使えなくなってしまう。こうした無駄な領域が結構バカにならない程あるため、高密度配線は原理的に難しいという話になってくる。勿論たとえばドリルの径を細くしてぎりぎりまで無駄な面積を減らすといった努力はしているが、こんどはドリリングが難しくなるし、ビア自身の伝達特性も悪化するので、これも限度がある。

図2

そこで考え出されたのがビルドアップ方式だ。これは図3に示すように、1層づつ積み重ねてゆく方法である。この方式のメリットは、特に両端の第1層と第4層で、ビアの周りを無駄にあける必要がないことだ。中間層はそれなりにスペースが必要(複数層を貫通するビアがあるから)だが、部品を実装する面は無駄なく利用できるし、たとえば第1層と第2層、第3層と第4層をそれぞれ貫通するビアを同じ場所に作るなんて芸当も可能である。これにより、従来よりも高密度に配線を行えるようになった反面、コストは当然ながら跳ね上がる事になった。なにせ手間が半端でないほどかかるから仕方がない。

図3

HDIは、この中間の手法を取る。つまり中間層は従来と同じプレス→まとめてドリリングという手順だが、その上下はビルドアップ層で構築するという方法だ(図4)。もっとも図4と図3を比較するとどちらも同じじゃないか? と思われるかもしれないが、これは4層を例にとったから。HDIは1-6-1ないし1-8-1、つまり全体で8層あるいは10層となる基板を想定しており、そうなると6/8層分の基板をビルドアップする代わりに一発で作成できることになるから、効果は大きい。それでいて、両端はビルドアップ基板同様に全体を使えることになるから、部品の高密度配線が可能になる。最近の部品は(大型の電源コネクタなどごく一部の例外を除いて)ほぼ全てが表面実装になっているから、これはそのまま実装可能面積を増やす事になる。

図4

では最近の携帯で次第に始まった、受動部品の埋め込みは? と聞いてみたが、Rausch氏は否定的だった。理由の一つ目は勿論コストであるが、それ以外にも部品の性質に起因する部分がある、との返事。具体的に言えば、コンデンサである。携帯の場合、pF程度のものを埋め込むから部品そのものが小さいために埋め込みは現実的だが、PCの場合はμFオーダーになるので、埋め込むのがそもそも不可能との返事。勿論プルアップ/プルダウン抵抗位なら不可能ではないのだろうが、コストが跳ね上がる割りに節約できる面積が少ないから、割に合わないという事らしい。