東芝は2月25日、小型化/低電力化に適した画素読み出し回路を搭載したCMOSイメージセンサを開発したことを発表した。
同成果の詳細は、米国サンフランシスコで開催された「ISSCC 2013(International Solid-State Circuits Conference:国際固体素子回路会議)」にて発表された。
スマートフォンの普及などから、CMOSイメージセンサには低雑音を実現しつつ、さらなる小型化、低消費電力化が求められている。一般的に、小型で低電力なCMOSイメージセンサの画素信号読み出し回路は、主に雑音除去回路、可変利得アンプ、A/Dコンバータ(ADC)で構成されており、画素信号読み出し方式としては直列読み出し方式が使用されているが、雑音除去回路の面積が大きく、可変利得アンプ、ADCの消費電力も大きいため、さらなる小型化、低電力化が課題となっていた。
今回、同社ではそうした課題を克服するため、小面積化に適したPMOS型容量で雑音除去回路を構成し、同時に信号レベルの自動シフト機能を内包させることで、可変利得アンプ、ADCの低電圧化を実現し、CMOSイメージセンサの画素信号特性に特化したADCを開発した。また、この3つの回路を搭載した試作品を用いた実験では、従来の小型/低電力品と比較して約2倍の性能改善を実現できることを確認したという。
なお、同社では今後、低価格携帯電話や医療用途への展開を目指し、開発した画素読み出し回路を搭載したCMOSイメージセンサを2013年度中に製品化することを計画しているとしている。
