IDF Beijing 2007 - Rattner CTO基調講演 今年後半、ついに相変化メモリが実用化へ

17日、中国・北京にて「Intel Developer Forum(IDF)」が開幕した。最初のキーノートスピーカーは、IntelのJustin R. Rattnerシニアフェロー兼CTO。

昨年、同社はCore 2 Duoを発表したが、「強調したいのは、500万個を最初の60日間で出荷したことだ。この立ち上がりはIntelの歴史の中でも最速」とRattner氏。またクワッドコアのCore 2 Quadについては、今年6月末までに100万個を出荷する予定であるという。

そして話題は今年後半に投入を予定している45nmプロセス世代の「Penryn」(コードネーム)に移る。今回、特にPenrynについての新しい情報はなかったが、Penryn以降の世代についてのロードマップも紹介されており、32nm世代の「Westmere」「Sandy Bridge」といったコードネームも明らかにされている。ちなみにワットあたりの性能は、2006年に比べ、2010年には300%以上も向上するという。

また消費電力とパッケージのフットプリントを小さくする取り組みもあり、これらについては「今年と来年にそれぞれステップがある」とRattner氏。詳細については語られなかったが、今年に関しては、消費電力を1/2、サイズを1/4にしたCPUが投入され、来年はさらに進んで、消費電力が1/10、サイズが1/7になる製品が出てくるようだ。

またシステム全体で消費電力を削減するために、ソリッドステートディスクの開発も進められている。こちらでは、HDDに比べて消費電力を1/10、性能を10倍以上にすることが期待されるほか、可動部がないので信頼性が向上するというメリットもある。このデバイスについては、データセンター用とポータブルデバイス用の2つを開発しているそうだ。

そしてフラッシュメモリに代わる新技術として期待されるのが相変化メモリ。個々のビットに対して書き込みができるというメリットがあり、そのほか書き込み回数100万回以上、データ保持期間10年以上などの特徴がある。同社が長年研究してきた技術であるが、いよいよ今年の後半に実際の製品が出てくることが明らかにされた。

最初の製品は「Alverstone」(コードネーム)と呼ばれているもので、128MbitのNORフラッシュを置き換えるものになるという。氏は「相変化メモリのすばらしい歴史の始まり」と述べ、将来的にはDRAMを置き換える可能性もあるとした。

「ナノスケールからテラスケールまで」ということで、さらに1チップで1TFlopsを記録したという80コアのCPUによるデモも紹介された。これは今年2月のISSCCで詳細が発表されたもので、タイル状にコアが整列したアーキテクチャを採用。搭載されているのは非IAのコアだが、「将来的にはIAになる」(Rattner氏)とのことで、現在研究が進められているそうだ。

現在の80コアのデモでは、Patrick P. Gelsingerバイスプレジデントが登場し、実際に1TFlopsでの動作を見せたほか、クロックをさらに上げて、1.5TFlops、そしてついには2TFlopsまで達成してしまった。ちなみにこの時のクロックは6GHzを超えていた。