日立製作所は6月12日、シリコン量子コンピュータの実用化を目指し、量子ビットを効率良く制御可能という「シャトリング量子ビット方式」を提案し、その効果を確認したと発表した。これにより、全ての量子ビット(電子)に演算・読み出し回路を接続する必要が無くなり、シリコン素子の配線構造を簡略化すると共に、隣接する量子ビットを退避させて演算を行うことで、クロストーク(エラー)の影響も抑制できる。

  • シャトリング量子ビット方式

量子コンピュータの実用化には、100万量子ビット以上の大規模集積化と、その上での誤り訂正の実現が鍵になる。同社が研究開発を進めるシリコン量子コンピュータは、現時点で開発が先行している超伝導型と比較して大規模化に有利といい、同社はシリコン量子ビットを格子状に配列させることで集積化を可能にする「2次元シリコン量子ビットアレイ」の開発を行ってきたとのこと。

半面、量子ビットは一般的に固定した場所に設置されるため、全ての量子ビットに演算・読み出し回路を接続する必要があることや、隣接する量子ビットの間でクロストークが発生することなどが大規模集積化を阻む要因となっていた。

同社は、アレイ内の電子が移動可能であることに着目し、その原理実験に成功していたといい、さらに、量子状態を維持して移動(シャトリング)させることができれば、量子ビットの演算・読み出しなどの制御に新しい可能性をもたらす。

そこで同社は、この量子ビットをシャトリングさせる制御方法をシャトリング量子ビット方式として提案し、その効果を検証した。

量子ビットの場所を固定した従来型のシリコン素子では、すべての量子ビットに対し演算回路・読み出し回路を接続する必要があったが、シャトリング量子ビット方式では、量子ビットをアレイの特定の領域に移動させ、そこで演算・読み出しなどの処理を行うとのこと。

これにより、集積化した量子ビット全てに回路を接続する必要が無くなるため、シリコン素子中の配線・回路を削減でき、構造を簡略化できるとしている。

また、従来型のシリコン素子では、隣接する量子ビットの間でクロストークが発生し、量子ビットの性能を低下させる課題があったが、シャトリング量子ビット方式では、隣接する量子ビットを退避させることで、この低下を抑制できる。

これらの効果を取り入れたシミュレータを構築し、クロストークの影響が甚大となる大規模な量子演算において、シャトリング量子ビット方式が従来型(量子ビットを固定した方式)に比べて高い量子計算精度(忠実度)を維持できることを確認したとのこと。

さらに、量子ビットを移動させることによって任意の量子ビット間での演算が可能となり、誤り訂正機能の実装容易化も期待できるとしている。同社は、今回の成果を含む量子コンピュータの制御に適した「量子オペレーティング・システム」について、分子科学研究所の大森賢治教授らの研究グループとの共同研究を開始したとのこと。

共同研究を通じて同社は、大規模集積化に向けた研究を加速し、量子コンピュータの早期実用化を目指す。