まずGen4についてであるが(Photo03)、ここでは今のところ目新しい話は無い。ただRamin Neshati氏によれば「Gen2からGen3では全てのスキームが変わった。スピードも変わったしEncodeも変わったしEqualyzerも変わった。このためGen2からGen3へのトランジションは高コストになった。ただGen3からGen4はスピードは変わるが、その他については大きく変えずにすむ方向を模索している」としている。ただ昨年のレポートでも紹介した通り、Gen 3ではWorst case scenarioを採用していたが、Gen 4ではOptimistic scenarioを採用している。ここで言うOptimistic scenarioでは10inchの配線の片方にのみコネクタ(もう片方は基板上に直接搭載されたPCIeコントローラ)が繋がっているというもの(図1)、Worst caseとはServer向けに2つのコネクタの間に20inchの配線が入るBackplaneを想定したもの(図2)である。Gen4ではOptimistic Caseでは変わりなしとしており、引き続き図1の構成が利用できるが、Worst Caseでは図3の様に配線の途中にRepeaterを挟む形で配線長が10inchを超えないように配慮する必要がある。これは言うまでもなく高コストになる訳で、「low cost」がどの程度を指すのか、というのはやや判断が難しいところである。

Photo03: ちなみに過去の互換性に関しては、今回もGen1/Gen2との互換性をきっちり保つことが質疑応答の中で強調されており、「もしGen4対応のBackplaneにGen1のカードを挿せば、ちゃんとGen1で動く」とされた。ということはBackplane用のRepeaterは単にGen4の信号だけでなくGen1~3の信号にも対応できるようにする必要があるわけで、このRepeaterが一番高コストになりそうな気がする。

図1:

図2:

図3:

ところでこのGen4の目的は、単に汎用I/OだけでなくStorage向けに大きく舵を取るようになってきたのが昨今の動向である。これはSATA-IO2011年8月にアナウンスしたSATA Expressの話である。SATA ExpressとはPCIeのPHYを使ってStorage(主にSSD)と接続するという規格である。何でこんな話に? というのはSATA-IOのリリースする"Why SATA Express?"を参照してもらうのが早いが、要するに6Gbpsまでは比較的低価格にPHYを実装できたが、12Gbpsに関してはSASの実装はあまりに高コスト過ぎてPCなどには利用できないと判断されたためである。その点PCIeは低コストで6GHzを超えるPHYを既に実装しており、これを流用することで低コストで収まる、と判断したらしい。勿論当初はGen3の8Gbpsで、実質的な転送速度はSATA Gen3の600MB/sec→PCIe Gen3の1GB/secだからあんまり大きなジャンプではないが、Gen4では更に2倍の2GB/secいなるわけで、こうした将来性を見込んでという部分もある。これはPCI-SIGにとっても渡りに船であり、Gen4の帯域が必要となるアプリケーションが当初から存在するというのは、インプリメントの必要性を訴えるのに効果的である。昨年のDevConでは主なターゲットとして挙げられてきた様々なアプリケーションが今回はすっきり姿を消してSATA Expressに絞られているあたり、実にわかりやすい。

次ページOpticalとCopperの両接続対応へ、Ultrabookに積める薄型form factorも