PCI Express 4.0
次に先ほどもちょっと話の出たGen 4の話。先ほどのPhoto04にもちょっとあったが、PCI-SIGは次世代向けにPCI Express 4.0のFS(Feasibility Study:基本的な実現可能性の研究)を既に開始しており、6月の時点である程度実現可能性が見えているという話が出ていた。これについて聞いたところ、「我々はGen3からGen4で、Worst case scenarioを捨てて、More Optimistic Thinkingに切り替えた」(Neshati氏)と説明された。どういうことかと言うと、Gen3まではServer Backplane向けに20inch+2 connectorの構成を想定し、ここで問題なく信号のやり取りが出来る事を前提に信号設計を行っていた。ところがGen4では方針を転換し、マザーボード用の10inch+1 connectorで信号のやり取りが出来ればそれで良い、と割り切る事にした。その場合20inchのBackplaneはどうするか? というと、間にリピーターを噛ませる形で信号を延長するという仕組みだ(Yanes氏曰く"Pay as you go：使う分だけ金を払え"だそうである)。
こうした割り切りをした結果、信号レベルを単純に倍の16GHzまで引き上げても、既存の銅配線やコネクタのままで通信可能、というのが最初のFSの結論だそうである(Photo08)。ちなみに現在の見通しでは、DFE(Dynamic Feedback Equalization:Gen3で新たに追加されたイコライザ)やPre-emphasis、マルチタップフィルタなどなどPCIe 3.0のPHYを構成する電気的な回路が基本的にそのままで16GT/sまでスケールできるという話である。なので、Gen3/Gen4は基本的に同一のPHYのまま構成出来る見込みとの話だった。
互換性については、Gen4でも引き続きGen1/Gen2との互換性を維持する予定との事で、従ってGen4世代ではGen1/Gen2用のPHYとGen3/Gen4用のPHYの組み合わせという形で提供される予定だそうだ(Gen1/Gen2の互換性を省く予定は無い、とYanes氏は明確に述べた)。
このGen4の登場時期だが、ユーザーがこれを利用する時期は(ヒアリングの結果)2015～2016年頃を想定しているそうで、一般に仕様策定から製品のリリースまで18カ月程度掛かっている事を考えると、仕様策定時期は2013～2014年になるだろう、との話であった。このGen4、Target Processは28nmでも「多分いける」(Yanes氏)がメインは20nmだろうという話だった。今はまだ高価な28nm/20nmプロセスだが、2013～2014年頃にはずっと安価になっているから、これで十分引き合うだろう、との事だ。
ちなみに「その先は?」と聞いてみると、「個人的な考えだが」と前置きした上で「Gen4の先は銅配線ではなく光になると思う」(Yanes氏)という話であった。まぁ議論云々に上るレベルではない様だが、PCI-SIGは少なくともその4.0の先についても、何らかの形で標準化作業を行ってゆきたい模様であった。
|
Photo08:勿論これはまだ基本的なレベルのStudyであり、議論のためにはもう少しデータを煮詰める必要があるそうだが。 |
