キオクシアと米Western Digitalは2月18日、第6世代となる162層の3D NANDフラッシュメモリ技術を開発したと発表した。現時点で最高集積度の最先端3次元フラッシュメモリ技術だとしている。

今回の第6世代3D NANDフラッシュメモリ技術では、従来の8列配置のメモリホールアレイよりも先進的な構造を採用したことで、第5世代技術と比較して、平面方向のセルアレイ密度が最大10%向上。これに162層を垂直方向に積層したメモリを組み合わせることで、第5世代(112層)と比較してダイサイズの40%削減を実現している。もちろん、このダイサイズ削減は製造コストの最適化に貢献する。ビットあたりの製造コストは削減され、ウェハあたりの製造ビット数は前世代と比較して70%増加するとしている。

性能面では、Circuit Under Array CMOS配置技術と4プレーン動作の採用による効果として、前世代と比較して書き込み性能が2.4倍近く向上し、読み出しレイテンシは10%短縮したという。I/O性能も66%向上しており、次世代のインタフェースへの準拠など一段と高まる転送速度の高速化ニーズへの対応が可能になったとしている。