Intelの高密度配線技術に関する発表 - サブノートやSFF製品の起爆剤か

IDF終了後の4月23日、Intelは東京本社でMartin Rausch氏(Photo01)により"The Inevitable Transition to HDI Boards"と題して高密度配線技術に関するブリーフィングを行った。内容的にはIDFのMobilityあるいはUMPCにかなり関係する内容であるが、敢えてIDFでこれを行わなかった、というあたりが非常に興味深い。そこでこの内容をレポートしたいと思う。

まず最初にIntelの考えるHDI(High Density Interconnect)の定義が説明された(Photo02)。こと国内製品に関する限り、携帯電話の基板製造技術をそのまま転用したかの様な、高度な基板が使われることが多いが、これは当然高コストになるし、どのメーカーもこれを使えるという訳ではない。一方世界的に見ると、ノートPCに使われる基板製造技術はデスクトップPCに比べると高度とはいえ、まだ携帯電話に比べるとだいぶ差がある。こちらで紹介したBlue Dolphinとかこちらで紹介したMcCaslin & Menlow Platformを使ってシステムを作るには無理がある。

この話の前提になるのは、2005年あたりから既存の基板製造技術では密度の伸び悩みが見えてきた事による(Photo03)。たとえばIntelのLGA775(Photo04)。ボールの配されている部分はほぼ35mm×35mmであるが、中央に11mm×11mmの空きがある関係で、実質的な面積は1104平方mm。ここに切り欠きの分まで入れると864ピンが配されるから、Photo03と同じ基準で言えば0.78pin/mm^2という計算になる。これが先のBlue Dolphinの場合、実測で240平方mm(約13.3mm×18.0mm)に667ものピンが配されており、密度は2.78pin/mm^2にも達する。これだけの密度の配線となると、従来の方式では上手く行かないのは自明である。

ノートにおいてもう一つ重要なのは、基板の重さである(Photo05)。高密度配線を実現できないと、どうしてもベースボードは大きくなり、これがバカにならない重さになる。そこで、基板面積を減らすことで重量を減らすのは無視できない効果がある。勿論基板を減らしても上に搭載されている部品の数は変わらないから、面積に比例して重量が減るわけではないのだが。ただボード面積が減れば小型化できることになり、より小さいフォームファクターの製品を出せるから、最近のデマンドを考える上で有利であるという話が出てきた(Photo06)。HDIではこうした傾向に向けた製品を作るのに向いている、という事である。

さて非常に面白いのは、信号特性に関してである(Photo07)。一般論として配線長が長くなるほど、データレートを抑えなければならないという傾向はある。特に1枚の配線層の上だけを引っ張りまわしている場合はともかく、ビアを経由して複数の配線層をまたいだりコネクタ類を使った場合には、どうしても転送速度は落ち気味になる。従って今後I/Oの高速化が想定される中では、やはり無駄に配線層を長くしないためにもHDIが有利であるとした。

小型化にむけてもう一つ示されたのは、ピエゾ素子を使ったActive Coolingである(Photo08)。ピエゾ素子は圧電スピーカーなどに使われてきたもので、普通はスピーカやマイク、振動センサーとか圧力センサーなどに使われるが、ここではフィンを振動させて風を起こし、放熱に役立てるという仕組みだ。Passive Heatsinkに比べると大幅に熱抵抗を下げることが出来(つまり、Active Fan同様に効果的に放熱できる)、その一方で消費電力はActive Fanに比べて大幅に少ない(ピエゾ素子は電圧で変形するので、消費電力そのものは非常に小さい)というメリットがあるとしている。気になるのは寿命やコストであるが、Rausch氏によれば構造が簡単だからコストは安いし、寿命に関しても通常のファンと同等以上のものがあるとしている。HDIにこうしたものを組み合わせることで、小型の製品をより作りやすくなる、というのが氏の主張だった。

最後に45nm世代のパッケージに軽く言及したが、こちらは「概ね順調」という話に終始した。