シリアル・インタフェースの物理層を形成する3大要素 - チャンネル(3)

チャンネルによる影響の改善テクニックは?

チャンネルは高周波に対する損失特性を持つので、そのままでは受信側で信号レベルの低下およびジッタが生じます。このような環境では、信号の伝送距離が限定されてしまうことになり実用的ではありません。そこで伝送距離をより伸ばすべく、改善手法が導入されています。

ディエンファシス/プリエンファシス

シンボル間干渉を抑制することを目的として、送信側で施される信号改善がディエンファシスです。表5-2(a)のように信号の0→1、1→0というビット変化部分(遷移ビット)は周波数的に高い成分を持つため、0→0、1→1と同じビットが継続(非遷移)する場合に信号レベルを下げることで、相対的に遷移ビットを強調し、受信端に到来した遷移ビットと非遷移ビットとのレベル差をなくします。逆に表5-2(b)のように遷移ビットの信号レベルを非遷移ビットの信号レベルを上げるのがプリエンファシスですが狙いはディエンファシスと一緒です。なお、ディエンファシスでありながら、プリエンファシスと称している場合もあるのでご注意ください。

一般的にはディエンファシスは、上記のように2ビット間での制御ですが、伝送路の周波数損失に応じてパターンごとに信号レベルを制御するのが理想です。そのため表5-2(c)のように3ビット間、つまり遷移ビットの1つ前のビット(プリシュート)の信号レベルも制御したり、細かく信号レベルを制御したりする方法もとられます。一方、ディエンファシス量を一定値に指定している規格もあります。表5-3に規格例を示します。8GbpsのPCI Expressではプリシュートの併用も提案されています。

図5-6は図5-4と同じ条件・信号に対し、3.5dB(-1/3)のディエンファシスを適用した例です。受信した信号の品質が改善されていることが受信波形の変動具合の低減や大幅に開いたアイ・ダイアグラムから判断できます。

前述のようにディエンファシスは例えば3.5dBは遷移ビットに対し非遷移ビットのレベルを1/3下げる、つまり2/3に下げることで、受信端での周波数がより高い遷移ビットのレベルと、周波数がより低い損失の少ない非遷移ビットのレベル間の差を少なくすることが目的です。

そのため、受信端の信号振幅は遷移ビットの損失量分下がります。ということは伝送線路が長くなる、あるいはデータ・レートが上がれば受信端振幅が下がることになります。反対にプリエンファシスは遷移ビットの信号振幅が上がりますが、周波数成分が高いエッジの振幅を増強することは、

1. 消費電力やEMIの増加を招く
2. クロストークを増加させる

妥当な選択ではありません(そもそもトランスミッタの出力が振れる必要がありますが)。そこで最近ではディエンファシスに加え、積極的に利用されているのが次回、説明するレシーバ・イコライザです。