Alteraは、同社のハイエンド28nm FPGA「Stratix V」で利用可能なハードウェア実証済み1,600Mbps RLDRAM 3(低レイテンシDRAM 3)メモリインタフェース・ソリューションの出荷を開始したことを発表した。

同インタフェースは、同社のオートキャリブレートRLDRAM 3 UniPHY IPとNorthwest Logicのフル機能RLDRAM 3コントローラ・コアを組み合わせることで、ハイエンド・ネットワーク・アプリケーションのメモリ・スループットを引き上げ、RLDRAM 3メモリとFPGA間のインタフェース・デザインを簡素化するもの。すでにパートナー企業によりMicron TechnologyのRLDRAM 3メモリを用いて設計されたハードウェア上での動作が確認されているという。

なお、Stratix Vファミリは、Micronの次世代RLDRAM 3メモリをサポートするための最適化が施されているという。