エルピーダメモリは、Cuを用いたSi貫通電極(TSV:Through Silicon Via)による積層8GビットDRAMの開発に成功したと発表した。

今回開発されたDRAMは、1GビットのDDR3 SDRAM(1600Mbps)を8枚積層したもので、インタフェース層と合わせると合計9層構成で8Gビットを実現している。従来のMCP(Multi-Chip Package)やPoP(Package on Package)に比べ、待機時の消費電力は1/4。パッケージ厚は1.3mm(Max)で、コア間の接合端子数は1030ピン(インタフェースを含み意パッケージ当たり総計8357ピンをバンプ接続)となっている。

今回開発された8GビットTSV DRAMパッケージ

TSVとは、チップに小さな孔を開け、そこに金属を充填することによって、サンドイッチ状に積み重ねた複数のチップを電気的に接続する三次元スタックパッケージ技術。複数のチップをワイヤボンディングで接続する従来の手法に比べて、配線距離を大幅に短縮できるため、高速化、省電力化、小型化などの面で大きなアドバンテージを発揮できる。

また、TSVはDRAM同士の積層以外にもロジックとDRAM、NANDなど種類の異なる半導体同士を積層することも可能であり、エルピーダでもロジック+DRAMの3次元積層チップの開発を視野に入れているとのこと。

同社では、今回のTSV積層技術の確立により、量産、実用化のめどが立ったとしており、8GビットTSV DRAMを2009年末までにサンプル出荷を開始、2010年半ばに16Gビット品(2GビットDRAM8層積層)のサンプル出荷を開始する計画としている。