Xilinxは4月16日(現地時間)、同社の開発環境の最新版となる「Vivado Design Suite 2014.1」を発表した。

今回のリリースでは、「UltraFast」設計手法の自動化を強化するとともに、ツールの実行時間を平均25%高速化しており、これによりすべてのデバイスで5%の性能向上を達成している。また、「Vivado HLS(高位合成)」でOpenCLカーネルのハードウェアアクセラレーションをサポートした。

第2版となった「UltraFast」には、「Vivado」でサポートされる28nmプロセス採用デバイス「7」シリーズ、および20nmプロセス採用の「UltraScale」デバイスに関するベストプラクティスが新たに追加された。「UltraScale」アーキテクチャは、完全にプログラマブルなアーキテクチャに先端のASIC技術を導入することで、フルラインレートで高性能プロセッシングを行う数百Gbpsのシステム性能を実現しており、テラビット、テラフロップスまでの拡張性を備えている。また、高位合成やパーシャルリコンフィギュレーション、Cadence、Mentor Graphics、Synopsysといった各社のフローを用いた検証に関する内容も含まれている。

さらに「Vivado Design Suite 2014.1」には、新たに双方向形式のタイミング制約ウィザードが追加され、correct-by-construction(構築しながら修正)の制約条件を自動で生成できるようになった。このウィザードに内蔵されたインテリジェントなエンジンが「Vivado」デザインデータベースへの問い合わせを実行し、クロッキング構造や再利用可能なIPから既存の制約条件を抽出するため、ウィザードの指示に従うだけでデザイン全体に正しい制約条件を適用できるという。

さらに、今回のリリースに合わせ、便利な機能を実行し生産性の向上に役立つスクリプトをデザインコミュニティで無料で公開、共有できる「Tcl Store」が発表された。「Tcl Store」は「Vivado IDE」内部からアクセス可能なオープンソースリポジトリとなるもので、「Vivado Design Suite」の基本機能を拡張するスクリプトを利用でき、ユーザーは効率化に役立つコードを共有できる。現時点では、カスタムレポート、解析、最適化、ツールフロー制御、デザイン変更などに関する「Tcl」アプリケーションが公開されている。

「Vivado HLS」は、C/C++/SystemCで記述した仕様をターゲットとしている同社のAll Programmableデバイスへ直接合成でき、RTLを人手で作成する必要がない。このため、ワイヤレス、医療、防衛、民生アプリケーションなどの先進のアルゴリズムを短期間でIP化する目的で広く利用されている。「Vivado IP Integrator」と「Vivado HLS」を組み合わせると、RTLアプローチに比べ最大で1/15まで開発コストを削減できる。また、アーリーアクセスカスタマ向けにOpenCLカーネルをサポートしており、これをAll Programmableデバイス上で動作するIPにシームレスに変換することが可能なほか、新しい線形代数ライブラリの追加により、信号処理アプリケーションへの対応が強化された。これにより、コレスキー分解、特異値分解(SVD)、QR分解、行列乗算などの関数を必要とするC/C++アルゴリズムを短期間でIP化できるようになったという。

なお、「Vivado Design Suite 2014.1」は、XilinxのWebサイトからダウンロードできる。