産業技術総合研究所(産総研)と東京大学、住友化学、物質・材料研究機構(NIMS)による研究チームは、Siプラットフォーム上III-V族半導体チャネルトランジスタ技術の開発に関する共同研究において、III-V MOSFET実用化に向けた3つの基本技術、「極薄チャネル形成技術」、「メタルS/D形成技術」、「高移動度界面制御技術」を開発したことを明らかにした。2010年12月6日～8日かけて米サンフランシスコで開催されている半導体デバイスに関する国際学会「IEDM 2010」において3つの論文として発表された。

1つ目は「極薄チャネル形成技術の開発」。MOSFETの微細化に伴い漏れ電流が増大する問題を解決する構造として、薄いチャネル構造が期待されている。研究チームは、基板貼り合わせ技術を利用して、極薄チャネルIII-V-On-Insulator(III-V-OI)基板を開発。作製した極薄チャネル構造の透過型電子顕微鏡による断面観察の結果、3.5nmの薄さにもかかわらず、高品質なIII-Vチャネルが一様に形成されていることが判明した。

2インチ基板大のIII-V-OI基板の写真

同チャネル構造は、InGaAsをエピタキシャル成長したIII-V層を良好な結晶構造を保ったままSi基板上に積層することで作製したもので、これを利用して、極薄チャネルIII-V MOSトランジスタを作製し、フロントゲートにより良好なトランジスタ動作を実現することにも成功した。

極薄チャネルの断面写真。Si基板の上に自然酸化膜(SiO2)を介して10nmのAl2O3BOX層と3.5nmのInGaAs極薄チャネルを積層してIII-V-OI構造を形成した。InGaAsの上のAl2O3とNiは、トランジスタのゲート絶縁膜および電極

また、極薄チャネルの下部にあるBOX層を薄くすると、フロントゲートとバックゲートを同時に利用するダブルゲート動作が可能であるため、今回、Al2O3を材料として用いて10nm程度の薄膜BOX層を実現し、ダブルゲート動作の実証も行った。結果は、III-Vチャネルとしては良好な電流電圧特性、107程度の高いオン電流/オフ電流比を得ることに成功した。同技術は、絶縁層を介して基板を貼り合わせ方法であるため、III-Vチャネル以外の各種高移動度チャネル材料への応用も期待できるという。

極薄チャネルを用いたダブルゲートMOSFETのドレイン電流－ゲート電圧特性。電圧を加えることにより、電流がオフ状態からオン状態へ約7桁変化している

2つ目の技術は「Ni-InGaAs反応層を用いた自己整合型メタルS/D III-V MOSFETの開発」。移動度チャネル材料として期待されているIII-V族化合物半導体だが、伝導度を制御するために添加する不純物の固溶限がSiに比べて1～2桁低いため、従来法であるイオン注入によるS/D形成では、S/D領域の抵抗を低減することが困難である。

今回、NiとIII-Vチャネルとの反応により、低抵抗のS/Dが形成できることを発見。同方法で形成されるS/Dのシート抵抗は、従来法のイオン注入に比べて約1/3まで低減されており、III-VチャネルとしてInGaAsを用い、自己整合型プロセスにより作製したMOSFETの断面観察の結果、メタルとIII-Vチャネル界面において、欠陥のない急峻な界面の形成が確認できたほか、良好な電気特性を示すことも確認された。

また、III-Vチャネル層に含まれるIn組成を高めてショットキーバリアの高さを下げることで、S/Dの抵抗をさらに低減することにも成功した。このS/D形成技術は、Ni膜厚を制御することで極浅接合の形成が可能であるため、微細化に伴う漏れ電流の増加を抑えるためにも有効であると期待されるという。

メタルS/D接合をもつIII-V MOSFETの断面写真。Ni-InGaAs合金の部分がメタルS/Dであり、これがIII-Vチャネルに対して低抵抗な接合を形成している

3つ目の技術は「III-V MOSFET高移動度化技術と移動度決定要因の解明」。MOSFETを作製する際には、通常は(100)面と呼ばれる結晶面を用いるが、研究チームは、InあるいはGaから構成される(111)Aと呼ばれる面の上で良質なIII-V結晶を成長する技術を確立した上で、同面を用いてMOSFETを作製することで、電子移動度が向上することを発見した。

加えて、III-V表面を硫化アンモニウム溶液に浸すという方法を用いて表面を硫黄原子で終端することにより、移動度がさらに向上することも発見した。III-VチャネルとしてInGaAsを用いた場合 (111)A面を硫黄で終端した上に作製したMOSFETは、電流を担うキャリア電子の濃度が平方センチメートルあたり1013個という高い濃度条件においても、Siの2倍以上の移動度を示しており、同高移動度化技術はCMOSの電流駆動力を高めるための有望な手法であると言えるとしている。

様々なInGaAs表面上で作製したMOSFETの移動度。(100)面に比べて(111)A面上で移動度が向上している。また、いずれの面でも、硫黄処理を施すことで移動度が向上する

また、MOSFETの高移動度化には、半導体とゲート絶縁膜との界面近傍を走行する電子の散乱を抑制することが必要であることが知られているが、研究チームでは、デバイス特性の詳細な解析を実施、III-V MOSFETにおいては、界面に発生する電気双極子のゆらぎが散乱の原因になることを突き止めた。電気双極子による散乱は、従来のSi MOSFETでは移動度への影響は小さいとされており、III-Vチャネル特有の移動度決定機構と考えられ、この知見により、移動度をさらに向上するための界面設計の指針が得られたとしている。

III-VチャネルとAl2O3ゲート絶縁膜と界面に発生する電気双極子のモデル。(111)A面上では電気双極子の正負の方向が揃って移動度が向上する。(100)面上では電気双極子の正負の方向が揃わず、移動度が低下する

研究チームでは、これらの3つの技術を用いたIII-V MOSFETの動作実証を実施し、高移動度技術を開発するとともに、さらなる高移動度化のための指針となる移動度決定機構を明らかにした。これらの成果により、論理LSIのSiチャネルをInGaAsなどのIII-Vチャネルで置き換えるための3つの基本技術である、極薄チャネル形成技術、メタルS/D形成技術、高移動度界面技術が確立されたことが確認された。そのため、研究チームでは、これらを実用化した次世代高速CMOSトランジスタを活用することで、コンピュータ、サーバ、デジタル家電などの高性能化や低消費電力化が可能になるとの期待を寄せている。