プロセサは何故電気を喰うのか

この連載の202回203回あたりで、電源電圧が下げ止まり、その結果として消費電力が急増することになり、それがマルチコアプロセサ化の大きな原因になったということを述べたが、今や、サーバ用プロセサも携帯などのモバイル用のプロセサの消費電力が一番の設計制約になってきている。ということで、アーキテクチャを考える上でも、何故、プロセサは電気を喰うのか、そして、どうやれば消費電力を減らすことができるかを理解することが重要になってきている。

というわけで、少し、半導体デバイスや回路の話になるが、何故、プロセサは電気を喰うのかについて見て行こう。

MOSトランジスタの原理

現代のプロセサは、例外無くと言って良いほどCMOSと呼ばれるテクノロジを使っている。CMOSはComplementary MOSの意味で、P型とN型のMOSトランジスタを使うテクノロジである。MOSは、正確にはMOSFETでMetal Oxide Semiconductor Field Effect Transistorの頭文字を並べたものである。このMOSの部分は、図1.1のようにMetalのゲート電極とOxide(SiO2)のゲート酸化膜とSemiconductorの基板からなる構造でつくられたFETであるという意味である。

図1.1 N型MOSFETの構造

そして、FETは電界(Electric Field)で電流の流れをコントロールするタイプのトランジスタであることを意味している。図1.1に見られるようにゲート電極の両側にはシリコン基板の中にソースとドレインという領域が作られている。N型FETの場合、そのソースとドレインの領域はn+でゲート酸化膜直下の領域はp-となっている。n+は、4価のシリコン(Si)に対して5価のリン(P)やヒ素(As)などを加えた電子が過剰な領域で、+が付いているのは大量に電子が過剰になっていることを示している。一方、p-は3価のホウ素(B)などを加えた領域で、電子が抜けた穴である正孔(Hall)が過剰な領域であるが、-は僅かに過剰という程度であることを示している。

図1.2 N型MOSFETの動作

この構造ではソースを0Vとして、ドレインに正の電圧をかけても、ドレインのn+とチャネルと呼ぶ基板のp-の領域の接合が逆バイアスになっているので、ドレイン電流は流れない。しかし、ゲートに正の電圧を加えると、ゲート電極とシリコン基板のp-の領域は平行板キャパシタとなり、ゲートに正の電荷、p-領域に負の電荷(電子)ができる。あるいは、ゲートの正の電圧に引き付けられて電子が基板の表面に出てくると考えても良い。元々、電子が不足していたp-領域であるが、引き付けられた電子が不足分を超えると、基板の表面はn-に変わり、ドレインとソースがn型の領域で繋がり、電流が流れるようになる。

どれだけの正の電圧をゲートに与えるとチャネル表面がp-からn-に反転するかは、ゲート電極の材料の仕事関数とp-領域の電子の不足量で決まるが、ロジック用のトランジスタでは電源電圧の10~30%程度のゲート電圧で電流が流れ始めるように設計する。そして、この電流が流れはじめるゲート電圧をスレッショルド電圧(しきい値電圧)と呼び、Vt、あるいはVthなどと表記する。

ゲート電圧がこのVtを超えるとドレイン電流が流れ始め、ゲート電圧が上がるにつれてチャネル表面の電子が濃くなるので、流れるドレイン電流は増加する。また、ドレインに掛ける正の電圧を増加させてもドレイン電流は増加する。しかし、ドレイン電圧が高くなり電流が増加するとチャネル表面の電子が不足してしまい、図1.3に示すようにドレイン電圧を上げてもドレイン電流は飽和して増加しなくなる。このチャネル表面の電荷量はゲート電圧に依存するので、ゲート電圧が高いほど飽和するドレイン電流は大きくなる。

図1.3 N型MOSFETのドレイン電流特性

この様子を示すのが図1.3で、ドレイン電圧の増加に伴ってドレイン電流が増えるのはドレイン電圧VddがVg-Vtよりも低い領域であり、この領域を線形領域と呼ぶ。一方、Vdd≧(Vg-Vt)の領域ではドレイン電流が一定になるので、この領域を飽和領域と呼ぶ。

図1.4 MOSFETを上から見た図