【レポート】

PCI Express Gen4のRevision 1.0は2017年第1四半期を予定 - PCI-SIG Developer Conference 2016

今年も恒例のPCI-SIG Developer Conferenceが6月28・29日に米国サンタクララで開催された。筆者は現地参加はできなかったものの、電話会議の形でPCI-SIGのCEO兼ChairmanであるAl Yanes氏によるプレスカンファレンスには参加できたので、その内容をかいつまんでご紹介したい。

まず前回からのアップデートだが、

  • OCuLink 1.0の標準化作業が完了した(2015年10月23日)
  • PCI Express Base Specification 3.1aがリリース(2015年12月1日)

といったあたりが主な出来事である。

Photo01は2016年4月にShenzhenで開催されたIDF 16の資料であるが、すでにOCuLinkの仕様は確定(Fix)している。もっとも2016年のCOMPUTEXでもOCuLinkケーブルのサンプルは展示されていなかったようで、少々動きは鈍い感じだ。一方のPCI Express Base Specification 3.1aは3.1以降のECNをまとめたものである。

Photo01:IntelのMohiuddin Mazumder氏(Principal Engineer)による"PCI Expess Technology Evolution: From High-Performance to Internet of Things"というセッション資料より

ここからが本題となる。今年のPCI-SIGのキーメッセージは「ローエンドからハイエンドまで広く利用されている」(Photo02)ということで、順調であるという話であった。特に大きなシェアを獲得しているのがストレージのマーケット(Photo03)であり、ここはPCI Express 4.0の投入でさらにシェアが伸びるとPCI-SIGでは見ている。

Photo02:モバイルはともかくIoTではニーズはまだこれからという気はしなくもない

Photo03:SATA ExpressはともかくとしてM.2やU.2、NVM Expressは順調に普及しつつあり、これによるシェアは今後ますます増えてゆく、という見通しであった

そのPCI Express Gen4であるが、2016年7月にRevision 0.7がリリースされる予定であり、Revision 1.0は2017年第1四半期を予定していることが明らかにされた。さらにPCI Express Gen5の調査に入ったことも明らかにされた(Photo04)。

Photo04:現時点では速度のターゲットを含めて一切何も決まっていないとの事。ちなみに25Gという数字はXilinxの高速PHYの数字ではないかと思われる

先にPCI Express Gen5の話をすると、以前はYanes氏は「個人的にはGen 4の先はオプティカルな気がする」と語っていたし、Vice PresidentのRichard Solomon氏も「もし光接続のコンポーネントが十分安価になれば、光接続の可能性はあるだろう」と語っていたが、今回は「現時点ではカッパーベースかファイバーかを含めて何も決まっていない。ただ、カッパーベースでもすでに25Gbpsの信号が通せているという事実があるわけで、このあたりを含めて現在は調査を行っている最中」というコメントが出てきた。つまり従来の倍の速度にならない可能性もあるわけだが、このあたりで具体的な話が出てくる(もしくは「やはり無理だ」という結論が出てくる)のはまだ当分先、早くても来年第1四半期に予定されている、Gen4のBase Specificationのリリース以降になると思われる。

ではPCI Express Gen4の様子は? というと、今回のPCI-SIG DevConではスポンサー各社がすべてPCI Express Gen4対応製品を展示するというものになった(Photo05~10)。

Photo05:CadenceはGen4のPHYを含むIPの動作デモを行った模様

Photo06:PLDAもPCIe 4.0 x4のシステムとスイッチの動作デモを行ったらしい

Photo07:Synopsysは3.1/4.0のIPのデモをTeledyne LeCroyの測定器を用いて実施したとする

Photo08:Mentor Graphicsは各種IPの展示を行った様だ。もちろんPCIe 4.0もここに含まれる

Photo09:Keysightは16Gにまで対応するオシロスコープと、BERTテスト用機材をデモ

Photo10:Teledyne LeCroyはもちろんプロトコルアナライザーをデモしたようだ

またこれ以外で言うと、MellanoxはCadenceと共同でPCIe 4.0のPHYの相互接続性を確認したというリリースを出しているが、そのMellanoxは6月1日にARMv8-Aコアを搭載するBlueField SoCがPCIe Gen3/Gen4に対応することをアナウンスしている。これは当然ながらRevision 0.5ベースのものになるので、ちょっとアナウンスが早すぎる感は否めないのだが、先行者利益を確保したいベンダーは早くも走り出していることが判る状況になっている。

ちなみにクラウドなどサーバー向けでは、キャッシュコヒーレンシをサポートするIBMのCAPIや、最近はCCIXなどの新しいI/Fが登場しているが、Yanes氏は「PCIeはキャッシュコヒーレンシをサポートしない」という方針に変わりがない事を質疑応答の中でも繰り返しており、あくまでI/O Linkの範疇にとどめるつもりであることを明確にしていた。今後もCAPIやCCIXなどのI/FとPCI Expressは共存する、というのがPCI-SIGの基本的な方針であることには変化がない様だ。

関連キーワード


人気記事

一覧

イチオシ記事

新着記事