Cadence、WL-CSPのファンアウトに対応したICパッケージ設計ソリューション

米ケイデンス・デザイン・システムズ(ケイデンス)は3月14日(現地時間)、最先端のWL-CSPのファンアウトに対応したICパッケージ設計および解析ソリューションの販売を開始したと発表した。

今回発表されたICパッケージ設計および解析ソリューションは、同社のOrbitIO Interconnect Designer、System-in-Package (SiP) Layout、Physical Verification System (PVS)を含み、同製品群によりダイのI/Oパッドリングからパッケージ、システム基板まで、複数の基板を跨ぐ配線パスの設計、調整、製造性検証、サインオフが実現可能となる。

また、新たにPVSとも統合されたSiP Layout WLCSPオプションにより、シリコンウエハーベースのパッケージングの一般的な設計メソドロジが提供され、すでにTSMCのInFO(Integrated Fan Out)プロセスにおいても妥当性が確認されている。さらに、OrbitIO Interconnect Designerの機能向上により、2.5次元インターポーザーパッケージ設計を強化し、マルチダイ、シングルパッケージにおける最適な配線設計環境を提供する。これにより、複数サブストレートが混在した集積デバイスにおいて信号性能を最適化した最小限サイズのハイ・パフォーマンス・デバイス設計が可能になるとしている。

ケイデンスは「モバイルおよび無線に対応する製品は、スマートフォンから車、さらに家庭電器製品に至るまで、あらゆる電子機器製品のトレンドです。スリムで軽量、低消費電力にもかかわらず、高いパフォーマンスを持つデバイスがあらゆる製品のコアとして必要です。WLCSPはまさにそれを可能とし、今後膨大な数の設計において採用されるでしょう。ケイデンスの最新リリースにより、広範なWLCSPに対応する設計、およびファウンドリー、さらにOSAT(後工程受託製造)サインオフを実現し、ファブレス半導体企業やシステム企業が最新のファウンドリーやOSAT ICパッケージ製造手法を用いて、モバイルに焦点を合わせた極薄のデバイスを実現できるよう支援します。」とコメントしている。



人気記事

一覧

イチオシ記事

新着記事