Cadence Design Systemsは7月29日(現地時間)、PCI Express(PCIe) 3.0向けのPHY IPとController IPがPCI-SIGの認証テストに合格したと発表した。

同ソリューションは、PCI-SIGの最高スペックでテストされ、PCIe 3.0のフルスピードである8GT/sに準拠している。これにより、SoCを仕様通り確実に設計することができる。具体的には、PCIe 3.0向けのPHY IPが提供する低消費電力ソリューションにより、PCIe 3.0×16の設計を1W未満で実装することが可能になる。さらに、設計をプロトタイピングし、他のPCIeデバイスとの互換性を検証することでSoCへのシームレスな組み込みが可能となる。そして、独自の評価および製品開発用FPGAプラットフォームにより、PCIe 3.0要件として指定されている8GT/sのデータレートに対応する。

なお、PCIe 3.0アーキテクチャ向けのPHY IPおよびController IPは、統合ソリューションとして提供される。さらに、PCIテクノロジー向けの検証IP(Verification IP)を利用してテストすることにより、統合、検証時間を何ヶ月も短縮できるとしている。