産総研、多結晶Geでp/n両極性のトランジスタ動作に成功 - CMOS回路も視野に

産業技術総合研究所(産総研)は12月12日、大規模集積回路(LSI)の3次元積層技術に向けた多結晶ゲルマニウム(Ge)トランジスタのp型動作とn型動作の両方に成功し、多結晶Ge-CMOSが実現可能であることを示したと発表した。

同成果は、同所 ナノエレクトロニクス研究部門 連携研究体グリーン・ナノエレクトロニクスセンター(GNC)の臼田宏治特定集中研究専門員らによるもの。詳細は、12月11~13日に米国メリーランド州ベセズダ市で開催される「2013 International Semiconductor Device Research Symposium(ISDRS 2013)」にて発表される。

作製された多結晶Geトランジスタの断面構造と、pMOSFETおよびnMOSFETの特性

これまで、LSIの高性能化・低消費電力化はトランジスタの微細化によってもたらされてきた。しかし近年、微細化による漏れ電流の増加や、細い配線による抵抗の増大、トランジスタ自体の性能の頭打ちなどに対処するため、新たなプロセス技術の開発や設備導入が必要となり、技術的、経済的に微細化が困難になってきている。一方、複数のLSIを積層した3次元的な集積回路は、微細化技術によらずに、チップ面積の縮小や高機能化、配線遅延の低減による省電力化などの効果が得られる。現状では、別々に作成したLSIチップを薄膜化して積層する手法が開発されているが、コストが高く、配線の密度が十分に高められないといった問題がある。そこで、新たな3次元積層技術として、多層のCMOS集積回路を連続的に形成できる積層CMOS技術が求められている。

研究グループでは、多結晶Geが低温で絶縁膜上に形成可能であることに着目し、多結晶Geによる積層CMOSの開発を進めている。今回、多結晶Ge-nMOSFETの動作に成功し、すでに動作確認済みのpMOSFETと組み合わせることでCMOS回路の形成が可能であることを実証したという。

トランジスタを形成する多結晶Ge膜は、Si基板上に熱酸化膜(SiO2)を形成した上に、スパッタリング法によって非晶質Ge膜を堆積し、熱処理によって結晶化させて形成した。今回、フラッシュランプアニール(FLA)法により熱処理をしたため、従来の加熱炉での長時間熱処理に比べて結晶性を向上させることができた。また、長軸方向が数μmに及ぶ大きな結晶粒を生成し、200cm2/Vsという非常に高い正孔移動度が得られた。なお、従来法での多結晶Ge膜の正孔移動度は50cm2/Vs程度だった。加えて、従来法で得られた結晶粒の主軸の方位はランダムであるが、FLA法では、結晶粒の6割以上が<001>方位だった。このように、結晶粒のサイズが大きいだけでなく、方位がそろっていることも高い移動度の要因である可能性があるとしている。なお、この多結晶Ge膜は、不純物ドーピングをしていないが、p型伝導を示し、正孔濃度が1018cm-3台だった。Ge結晶中では、結晶欠陥が正孔の発生源として働くことが知られている。今回のGe多結晶膜では、結晶粒界などの結晶欠陥が正孔の発生源となり、p型化しているものと考えられるという。

FLA法で作製した多結晶Ge薄膜の平面透過型電子顕微鏡像(左)と、電子線後方散乱回折法により得られた結晶主軸方位の分布図(右)

この多結晶Ge膜を用いて、フィン型トランジスタを作製した。nMOSFET用には、電流の入口、出口に相当する電極との接合領域にn型不純物であるリンをイオン注入し、活性化熱処理を行った。一方、pMOSFET用には、p型化のための不純物は導入せず、接合領域にニッケルとゲルマニウムの合金(NiGe合金)を形成した。チャネル部はp型であるため、nMOSFETは反転型、pMOSFETは空乏型の動作となる。FLA処理以降のプロセス温度は最高350℃で、これは下地に銅配線を含むCMOSがあっても、それを傷めないで済むプロセス温度である。

作製したフィン型トランジスタの構造概念図(左)と、断面透過電子顕微鏡像(右)

下の図は、ゲート長80nmのpMOSFETの入出力特性(ドレイン電流-ドレイン電圧特性)。電源電圧1Vでの電流値は約200μA/μmで、同等のゲート長の単結晶Si-pMOSFETに匹敵する値となった。これは、今回の多結晶Ge膜の高い正孔移動度と、NiGe合金による低抵抗な接合の効果によるものと考えられる。このように、絶縁膜上に容易に形成できる多結晶トランジスタで、従来の集積回路で用いられている単結晶Siトランジスタと同等の性能が得られたことは、従来のトランジスタ設計をほぼそのままのサイズで移植し、大きな設計変更なく積層することができることを意味している。

多結晶Ge-pMOSFETの入出力特性(ドレイン電流-ドレイン電圧特性)

また下の図は、作製したpMOSFETとnMOSFETの伝達特性(ドレイン電流-ゲート電圧特性)。ゲート長がいずれも80nm以下と短いにもかかわらず、どちらの極性のトランジスタもゲート電圧によってドレイン電流のオン、オフの切り替えができており、正常に動作した。多結晶Ge-nMOSFETの動作報告は今回が初めてという。このように、両極性の動作が確認されたことから、多結晶GeトランジスタによるCMOS回路が構成可能であることが示されたとした。

多結晶Ge-pMOSFETとnMOSFETの伝達特性(ドレイン電流-ゲート電圧特性)

今後は、多結晶GeのpMOSFETとnMOSFETを組み合わせたCMOS回路を絶縁膜上に形成し、回路動作の実証を目指す。さらに、Geの高い移動度を生かして、単結晶Si-CMOS回路を超える性能を目指すコメントしている。



人気記事

一覧

イチオシ記事

新着記事