筑波大学は、ディー・クルー・テクノロジーズ、東京工業大学と共同で、トランジスタ(MOSFET)の雑音を広い周波数帯域にわたって簡便に計測する技術を開発したと発表した。

成果は、同大 数理物質系 大毛利健治准教授らによるもの。詳細は、6月11日～13日に京都市で開催される「2013 VLSI Technologyシンポジウム」で発表される。

半導体は、素子であるMOSFETの微細化により高集積化/高性能化を実現してきた。現在の最先端プロセスノードである22nmでは、約12mm角の面積に14億個(Intel製Ivy Bridge)のトランジスタが形成されるようになっており、それを正常動作させ、かつ高い歩留りを実現するためには、300mmウェハの全面に20nm程度の微細な構造を寸分違わず形成し、均一で特性揺らぎの無いトランジスタを作り込む必要がある。

一方、微細化によってトレードオフとして特性の揺らぎという問題が顕在化する。特性の揺らぎは、大きく2つに分けられる。1つは静特性の揺らぎで、しきい値電圧などのパラメータが素子ごとに異なる値にバラつく現象。その主要な原因は、チャネル不純物原子の離散化とされているが、他にも、金属電極/high-k絶縁膜構造などの新規材料導入が挙げられる。もう1つは、時間的な揺らぎ、いわゆる雑音である。論理演算回路では1つのトランジスタが次のトランジスタを駆動する形で情報を処理する。このため、一定時間内に流れるドレイン電流量が揺らぐことによって次のトランジスタを駆動するための電力が十分でないと、回路誤動作の要因となる。この雑音は、さまざまな要因から引き起こされるが、各要因は特徴的な周波数に現れるために、周波数依存性で議論されている。

MOSFET素子では、低周波領域では1/f雑音、高周波側では周波数依存性の無い白色雑音が発生するほか、その交差する点は、コーナー周波数(fc)と呼ばれ、回路設計上重要なパラメータとなる。低周波側の1/f特性の主要因であるゲート絶縁膜界面に存在するトラップでの電子の捕獲・放出は、チャネル抵抗を変化させ、その緩和時間に対応した雑音を生じるが、プロセスの微細化により、単一のトラップにおける電子の捕獲・放出による電流変動(ランダムテレグラフノイズ:RTN)も顕在化するようになってきており、この挙動の解析と抑制の実現に向けた研究も進められるようになってきた。

一方、1GHz以上の高周波帯域では、熱雑音や流れるキャリア数の揺らぎに起因したショット雑音が支配的要因となっており、ゲート長100nm以下のトランジスタでは、過剰な熱雑音成分が顕在化することが報告されており、非平衡状態によるものと予測されているが、まだ明らかになっていない。

各周波数帯域の雑音計測方法としては、低周波雑音の測定は、一般的には被測定素子(DUT)へ直流電圧を印加して流れるドレイン電流を計測する「直流方式」で、数百kHzまでの雑音を計測できる。また、高周波における雑音計測は、DUTへ交流信号を入力し信号SN比の劣化(雑音指数)を計測する「交流方式」で、主に1GHz以上の雑音評価に用いられるが、この間(数百kHz～1GHz)の雑音評価は市販の計測機器では行うことができないことが課題となっていた。

図1 MOSFET素子雑音の周波数依存性

ウェハ上に作製されたMOSFETの電気的特性を得るためには、ウェハをプローブステーション上に置き、MOSFETの4端子(ゲート、ソース、ドレイン、基板)へ針を当てて測定する必要がある。研究グループでは、2012年に、より高い周波数帯域における雑音計測システムとして、直流方式をベースに、低雑音アンプ(LNA)を搭載し、従来数十cmあったDUTから増幅器までの距離を1cm以内に縮めた雑音プローブを開発したが、測定帯域は150MHzまでにとどまっていたこともあり、今回、低雑音アンプをIC化することで、ウェハ上のDUTに対して800MHzまでの雑音評価を行うことに成功した。

図2 今回開発された雑音プローブ技術を含む雑音測定環境の概要図

図3 (a)低雑音アンプを搭載した雑音プローブおよび(b)プローブステーションへの設置状態。(c)プローブ先端には、MOSFETの4端子に対応する4つの針がある。(d)独自開発したICを実装した二重シールドされたプローブ内部。プローブ本体の長さは約4cm。(e)プローブへ搭載した低雑音アンプICの写真。大きさは1.1mm×0.8mm

図4 図3のうち、今回の発表内容に関する写真の抜粋

IC搭載型雑音プローブを用いてDUT雑音を測定したところ、システムの測定限界雑音レベルは10-11A/√Hz以下で、約800MHzまでの高周波帯域でDUTの雑音計測が可能であり、10MHz付近での1/f雑音特性の傾きの変化が明瞭に示されていることが確認されたという。

図5 IC化したLNAを搭載した雑音プローブによる雑音強度の計測結果。一番下の灰色はシステムの測定限界レベル。約800MHzまでのMOSFET雑音計測が可能である

ちなみに同ICは0.13μm BiCMOSプロセスを採用しており、低雑音アンプの構成に適したバイポーラトランジスタとCMOS(Si MOSFET)トランジスタの両方をIC上に作り込むことができることから、研究グループではこの搭載ICとは別に、IC内にDUTを配置したチップを作製し、LNAとDUTの距離を200μm程度まで近づけ、評価ボードへ実装して試験を行ったところ、100kHz～3GHzまでの広帯域の雑音特性の計測に成功したという。

図6 (左)ICの顕微鏡写真。面積は1.4mm2。(右)ICを搭載した評価ボード。ICは帯域を確保するためにワイヤボンディングではなくフリップチッププロセスによって評価ボードと接続した

図7 ICにDUTを内蔵することにより、3GHzまでの広帯域でのMOSFET雑音評価を可能にした

研究グループでは、今回の成果を活用することで、新しい材料、プロセスおよび構造の導入に伴うデバイスの雑音を高周波まで容易に評価することができるようになり、迅速なスクリーニングやモデリングが可能になるとするほか、同技術は、電子デバイス内での高速現象を外部から計測できるため、MOSFET雑音以外にも、メモリデバイス評価や信頼性研究への応用が期待されるとコメントしている。