Altera、14nm/20nmプロセス採用の次世代FPGA/SoC「Generation 10」を発表

Alteraは6月10日(米国時間)、Intelの14nmトライゲートプロセスおよびTSMCの20nmプロセスを採用した次世代FPGA/SoC「Generation 10」を発表した。

同社の現在の最新世代デバイスの名称には「V」が付けられているが、今回一気に「10」へと引き上げられた。これについて、同社Senior Director of Product MarketingのPatrick Dorsey氏は、「Alteraが販売した最初のFPGA"FLEX8000"から今回のデバイス群は第10世代に位置づけられる製品であり、新しいマインドセット、ブレークスルーであることを表現するためにシンプルな数字を採用した」と説明する。

Generation 10のFPGA製品としては「Stratix 10」と「Ariia 10」が用意されている。Stratix 10はIntelの14nmトライゲートプロセスを採用した最初のFPGAおよびSoCで、トランジスタとメモリ部はIntelのものをベースに、トランシーバやDFPなどのIPをAlteraが組み込む形で開発される(トランジスタ/メモリに関しても、多少の改良を施す可能性はあるとする)。28nmプロセス採用のStratix Vに比べでコア性能は2倍となる1GHz以上の動作周波数に引き上げられており、消費電力の制約が厳しい高性能システムに同製品を適用することで、Stratix Vとの性能比較として同社では、1.3倍の消費電力で2倍の性能、等倍の性能で消費電力は70%低減、等倍の消費電力で1.4～1.6倍の性能向上を提供できるとする。

また、同一ダイ上に400万ロジックエレメント(LE)以上のロジックを集積しているほか、56Gbpsトランシーバ、DSPによる10TFlops以上の単精度デジタル信号処理、SRAM/DRAMおよびASICに対応したマルチダイ3Dソリューションなどが提供されるとのことで、この3Dソリューションについて同氏は「マルチダイの積層も可能だが、現状のニーズはFPGAになにか1つを追加(特にメモリ)するというニーズが高い。複数積層に関する技術は色々とアプローチがあるので、そこは期待してもらいたい」とした。

一方のArria 10は、TSMCの20nm LPプロセスを採用したFPGA/SoCで、既存のハイエンドFPGAであるStratix Vと比べて15%高い性能と機能を提供することが可能ながら、従来のArriaファミリに比べて消費電力は40%低減することが可能になるという。

また、115万LE、統合ハードIPおよび1.5GHzデュアルコアARM Cortex-A9プロセッサを搭載しているほか、28Gbpsトランシーバ、2666Mbps DDR4(ECC)のサポート、そして最大15Gbpsハイブリッド・メモリ・キューブ(HMC)をサポートしており、現行世代のArria Vと比べて4倍の帯域幅と3倍のシステム性能を提供するとする。

さらに、Arria 10 SoCでは、ハードIPとして22KB L1キャッシュ×2と512KBの共有L2キャッシュ、各Cortex-A9(1.5GHz駆動)ごとにNEON、FPUを提供する構成となっており、RAMやタイマー、各種I/Oなどをソフトウェア的に選択してSoCとして構築することが可能となっており、ARMとの連携によるハード/ソフトの同時デバッグも可能となっている。

このTSMCの20nm LPプロセスはAlteraの内部においては、「すでに成功したプロセス」だと同氏は語る。また、すでにArria 10の採用状況については、従来世代の5倍の早さで進んでおり、多くのカスタマで対応がすでに進められているとする。さらに、アーリーアクセスカスタマに対しては、すでに対応済みの開発ソフトウェア「Qurtus II」の提供が進められているという。

なお、同社FPGAにはハイエンドの「Stratix」、ミッドレンジの「Arria」のほかに、ローエンド向けに「Cyclone」があるが、こちらはGeneration 10に含まれないのか、と同氏に確認したところ、「2013年4月にTSMCと技術提携をしたことを明らかにした55nm Embedded Flashプロセスをたたき台とした新たなFPGAの開発を考えており、もしかしたらそれがCycloneの名前を冠するFPGAになるかもしれないし、また違うブランドが生み出されるかもしれない」という回答をしており、必ずしもStratixとArriaのみがGeneration 10とはならないことを強調した。