北大、理論限界を大きく下回る低消費電力トランジスタを開発

北海道大学(北大)は6月13日、半導体中のトンネル効果を用いることで、従来のトランジスタの理論限界を大きく下回る低消費電力トランジスタを開発したと発表した。

成果は、JST 課題達成型基礎研究の一環として、JST さきがけ専任研究者 冨岡克広氏、北海道大学 大学院情報科学研究科 福井孝志 教授らによるもの。

半導体は、構成要素のトランジスタを小さくし集積度を増やすことで、性能を高めてきたが、トランジスタをさらに小さくすることに限界がきている。トランジスタを小さくすると、スイッチに使用しない電流が漏れ出すリーク電流が大きくなるためで、現在では、トランジスタ構造を平面から立体的な構造にすることでリーク電流を抑制し、性能を高める手法が取られている。さらに、小さな電圧でシリコンよりも電流が流れやすい材料などの導入も検討されているが、これらの技術はいずれも限界が訪れる。トランジスタのサブスレッショルド係数に理論的な限界があるからだ。

半導体の低電力化には、1つ1つのトランジスタの駆動電圧を小さくすることが有効と考えられている。駆動電圧を小さくするためには、サブスレッショルド係数を小さくする必要あるが、普通のトランジスタでは、半導体の中を流れる電子の数を電圧で制御して、電流をオンオフしているので、サブスレッショルド係数には理論的限界がある。その値は室温で60mV/桁であり、どのような構造や材料を使ったとしても、電圧で制御して電流をオンオフする限り、下回るスイッチ素子は実現できない。このため、サブスレッショルド係数の限界を突破するような、低電力スイッチ素子の開発研究が欧米を中心に盛んに行われているが、世界的な半導体メーカーでさえもサブスレッショルド係数を60mV程度しか低減できていない。これは、従来の不純物ドーピングや化合物半導体だけでヘテロ接合を作る手法では、nm構造に不純物原子を制御良く作る技術がないこと、化合物半導体だけでは酸化物や半導体界面の悪さが悪影響を及ぼすことなどがボトルネックとなっているためと考えられるという。

今回の研究では、半導体結晶成長技術(図1)を用いて、シリコンと化合物半導体のナノ接合を作ることによって、新しい界面を形成し、この界面にできる障壁を電子が量子的に通り抜けるトンネル効果を用いた。

障壁の大きさを電圧で制御して電流をオンオフすることが可能であり、低消費電力型スイッチ素子として機能するトンネルトランジスタとなっている(図1および図2)。

この界面を使ったトンネルトランジスタは既存のボトルネックを回避できるもので、世界最小クラスとなるサブスレッショルド係数21mV/桁を達成した(図3)。この素子をさらに高性能化すると、回路全体で現在の半導体集積回路に比べ、消費電力を1/10以下に低減できると期待されている。

この現象を用いて、シリコンと化合物半導体接のナノ接合を作ると、図2(d)のようにバンド構造に段差が生じる。オフ状態では、シリコン中の電子がこの間を通ることができないため、電子を流せないが、ゲート部分で電圧を加えて、段差を大きくすると、シリコンの価電子帯と化合物半導体の伝導帯のエネルギーが重なるようになって、接合部分にできた薄い障壁を電子が量子的に通り抜ける現象(トンネル効果)が生じる。これにより、電流が流れるようになったと考えられる。結晶成長技術で非常に小さな領域に、きれいなナノ接合を作ることがポイントとコメントしている。

なお、同研究により、開発された低電力スイッチ素子は、従来のトランジスタが抱えていた発熱によるエネルギーロスの問題を根本的に解決しうるものだという。集積回路を搭載した製品では、デジタル家電の待機電力を大きく削減できることに加え、モバイル機器の電池の消耗を半分にすることが期待できるほか、環境に配慮した省エネルギーな電子技術の開発に寄与できると研究グループでは述べている。