Xilinx、デュアル100Gbpsギアボックスソリューションを発表

Xilinxは、従来の100Gインタフェースを高集積100Gbps CFP2 光モジュールと接続する、デュアル100Gbpsギアボックスソリューションを発表した。同ソリューションは、1個の28Gbpsトランシーバ搭載28nm FPGA「Virtex-7 HT」とギアボックスIPコアを組み合わせており、100GEやOTU4、10×10MSAの各仕様に準拠した新しいCFP2光モジュールの採用に伴うハードルを克服する。これにより100Gラインカードや伝送機器のさらなる高密度実装を実現しながら、統合ソリューションによるシステムの総消費電力と総コストの削減に貢献する。他社デバイスに比べて2倍の集積度とより高度なデバッグ機能を提供し、さらに、現在ASSPで3個のチップを使用しているデザインに取って代わるものとなる。

同ソリューションには、2系統の100Gbpsチャンネル向けのギアボックスIPコアが含まれており、CFP2およびさらに次世代のCFP4光モジュールとVirtex-7 HT FPGA(7VH290T、7VH580T、7VH870T)にも対応する。10レーンと4レーンとの間で装置への入力側および出力側双方向のデータマッビングを行う他、CAUI(10×10.3125G)あるいはOTL4.10(10×11.18G)からのデータストリームを、CAUI4(4×25.78G)あるいはOTL4.4(4×27.95G)の推奨4レーンに変換する。100GEの場合、オリジナルの20本のPCSレーンは内部的に再構成されており、ユーザーの制御によってレーンごとのデバッグ、スキュー挿入、データ操作が行える。

さらに基本的なテスト機器を再現する高度なデバッグ機能が統合されており、開発コストの削減に貢献する。また、Virtex-7 HTデュアルギアボックス デバイス専用のトランシーバは、CFP2モジュールに素直に接続できるよう切り返しのためのビアを置くことなく配線ができるようにピン配置されている。

デュアル100Gギアボックスにより、既存のCFPベースのラインカードをCFP2に移行することが可能になり、ラインカードあたり集積度をより高集積化しながら、消費電力およびコストを低減するといったメリットが得られる。CFP2への移行は、ラインカードの中のCAUIベースのFPGA/ASIC/NPU部分には何の変更も加えることなく短期間で実現できる。

デュアル100GbpsギアボックスIPとVirtex 7 HT FPGAシリコンからなる新ソリューションによって、通信機器ベンダーは100Gbpsインタフェースを最大2基のCFP2光モジュールと接続できるだけでなく、OTNフレーマーや100Gブリッジをシングルチップに統合することで使用するチップ数を削減でき、全体的なBOMを下げることができる。

消費電力の低減や高度なデバッグ機能による製品開発サイクルの短縮に加えて、マルチ100GE MACや100G OTNフレーマー、トランスポンダ/マックスポンダまたは120G Muxsar、Interlakenブリッジへの200G MACといった追加機能を同じVirtex-7 HT FPGA に統合することで、ラインカードとシステムのBOM削減も可能にする。

光モジュールとのインタフェースを簡素化することで、デバイスにさらに多くの機能を統合でき、電力密度を最小にすることが可能になる。これにより、10W未満の消費電力で200Gのスループットを使用できるようになる。