半導体製造の８つの工程(5) 半導体のベースを構築する「成膜工程」

前回は、半導体製造の8工程のうち4つ目にあたる「エッチング工程」を紹介しました。半導体の見た目は非常に薄くて小さいですが、断面を見ると多くの層で構成されています。ごく薄い層をタワーのように積み重ねて1つの半導体素子が形成されます。半導体素子にこういった層を堆積させる工程を薄膜の成膜といいます。今回は、5つ目の工程となる「成膜工程」を紹介します。

薄膜を堆積する工程

チップに微細の素子を形成するには、薄膜を形成してから不要部分を繰り返し削り取り、トランジスタやメモリセルなどのさまざまな部分と、個々のデバイスを分離しておくための材料を形成する必要があります。「薄膜」とは1μm(100万分の1メートル)未満の薄い膜を指し、通常の機械加工では製造できません。分子または原子単位で希望する厚さの膜をウェハの表面に形成する工程を「成膜」と呼んでいます。

3D NAND

層状の半導体構造を形成するには、薄い金属(導電)膜と誘電(絶縁)膜をウェハに何層も重ねて積層素子を作ります。次に、エッチング工程を繰り返して不要部分を削り取り、3次元構造を形成します。

成膜方法には、CVD(化学気相成長)、ALD(原子層堆積)、PVD(物理気相成長)があります。これらの方法についてもう少し詳しく見ていきましょう。これらにはドライ成膜工程とウェット成膜工程がありますが、電解めっきは次回の金属配線工程で取り上げます。

成膜方法(1) CVD(化学気相成長)

CVD(化学気相成長)では化学反応を利用して薄膜を作ります。この方法では、前駆体ガスをチャンバに注入して化学反応を起こします。この化学反応によって、ウェハ表面に材料の薄膜が形成され、不要な副生成物はチャンバの外に排出されます。

PECVD(プラズマCVD)は、その名前からも分かるとおり、反応性ガスをプラズマ化する方法です。この成膜方法では、反応に必要な温度を低下させることができるため、温度に敏感な構造に有効です。また、プラズマを使用することで成膜時間が削減され、質の高い膜が生成されます。

成膜方法(2) ALD(原子層堆積)

原子層堆積は、原子層を数層ずつ積み重ねることでごく薄い膜を形成する技術です。この成膜方法の特徴は、適切に制御された単独のステップを順に繰り返すことです。1つ目のステップでは、ウェハを前駆体で覆います。2つ目のステップでは、別のガスを導入して前駆体と反応させ、希望する材料をウェハ表面に形成します。より小さく細かい半導体素子が必要とされるため、ALDは注目を集めている技術です。

成膜方法(3) PVD(物理気相成長)

PVDは、名前から推測できるとおり、物理的手段を用いて薄膜を成膜します。その1つにスパッタリングと呼ばれる方法がありますが、これは、通常はアルゴンプラズマを使用して、ターゲット原料(成膜材料)を叩き出して材料をウェハ表面に成膜する方法です。

ここまで紹介したとおり、半導体構造は、薄膜の層を堆積してエッチング工程で不要部分を繰り返し削り取ることで完成します。

特性を向上させるUVTP(紫外線照射熱処理)などによって、成膜後に膜トリートメントを施す場合もあります。

下記に成膜工程で使用するラムリサーチの装置と主な半導体用語集を掲載します。次回は、成膜工程と同時に進行してチップ内に配線層を形成する「配線工程」について説明します。

成膜工程関連用語

成膜工程では、半導体素子を作るために使用する誘電(絶縁)材料と金属(導電)材料の層を形成します。材料の種類や構造によって他にもさまざまな方法が用いられます。

タングステン膜やその他の遷移金属膜は、正確に制御されたCVD(化学気相成長)工程とALD(原子層堆積)工程によって形成されます。

薄膜:通常の工程では製造できない1μm未満の薄い膜を指します。
成膜:半導体素子を作るために使用される誘電(絶縁)材料と金属(導電)材料の層を形成する工程です。電気的特性を与えるために、希望する材料を特定の膜厚でウェハ表面に付着させます。
反応物:化学反応で新しい物質を生じさせるために消費される物質を指します。