富士通など、CPU間の高速伝送を1Gbps当たり5mWで実現

富士通と富士通研究所、Fujitsu Laboratories of America(FLA)、技術研究組合 光電子融合基盤技術研究所(PETRA)、新エネルギー・産業技術総合開発機構(NEDO)は2月23日、サーバやスパコンのCPU間高速データ通信を世界最高の電力効率である1Gbps当たり5mWで実現するシリコンフォトニクス技術を用いた光送受信回路を開発したと発表した。

詳細は、2月22日から米国サンフランシスコで開催されている「国際固体素子回路会議ISSCC 2015(IEEE International Solid-State Circuits Conference 2015)」にて発表される。

次世代の高性能スパコンで期待されているシリコンフォトニクス技術を用いた光送受信技術では、光素子の実用的な伝送速度の限界が25Gbpsであることから、光素子とそれを駆動する電子回路の光送受信回路を複数並べ、全体として高速化を図る方法が考えられている。一方、CPU間データ通信は4年で2倍の高速化が求められており、電力一定のもとで高速化を実現するには、光送受信回路の電力を半分にする必要がある。

一般的に、25Gbpsの高速な光送受信では、CPUなどの電子回路が必要とする電源電圧0.9Vに比べて、3V以上と高い電源電圧で光素子を動作させている。さらに、光素子を駆動する送信回路も高い電源電圧で動作させ、光素子に常に振幅の大きな信号を送ることで高速動作を実現するため、低消費電力化が困難という課題があった。また、低消費電力化のため、CPUと同じ0.9Vの低い電源電圧で動作する光素子を用いる場合、1Gbps程度の低速動作しか実現できないという問題もある。

そこで今回、CPUからの送信信号が-1や+1に変化するタイミングに限定して増幅することで、1.8V程度の振幅を断続的に発生させることに成功した。これにより、電源電圧が1.8Vと3.3Vに比べて低く、さらにデータが変化しないところは小振幅で電力を使わないため、低消費電力を実現している。

具体的には、送信データとそれを遅延させたデータを-α(0<α<1)倍したものを足し合わせることで、送信データが-1から+1へ変化する場合、+1が+1+αに増幅し、送信データが+1から-1へ変化する場合、-1が-1-αとマイナス方向にさらに変化させることができるという。同技術により、高速化と低消費電力化の両立が可能であり、25Gbpsの高速伝送を従来の半分である1Gbps当たり5mWで実現できることを確認したとしている。

同技術により、消費電力を抑えながら、複数の光送受信回路を並べた毎秒テラビット級の高速伝送を実現する、サーバやスパコンの高性能化が期待される。今後は、開発した技術をCPUや光モジュールのインタフェース部などに適用し、2018年度の実用化を目指す。さらに、次世代の高性能サーバやスパコンなどの製品への適用も検討していくとコメントしている。