パナソニックは6月10日、H.264/MPEG-4 AVCの後続フォーマット「H.265(ISO/IEC 23008-2 HEVC:High Efficiency Video Coding)」のMain10 Profileに準拠し、著作権保護規格HDCP2.2に対応した映像再生を1チップで実現するシステムLSIを開発したと発表した。

同製品は、1チップでHEVC規格により圧縮された4K60p、10ビットカラー映像をリアルタイムデコードできるほか、規格の最大ビットレート160Mbpsの入力に対応し、圧縮率を下げて画質を優先した映像ソースも再生することが可能。また、フルHDサイズで圧縮された映像の場合、最大8チャネルまで同時にデコードし再生することができるほか、従来のMPEG-2やH.264などの圧縮方式にも対応している。

さらに、4K60p、10ビットカラーの映像を1ケーブルで出力する新規格対応出力回路であるHDMI2.0およびeDP1.3を搭載しているほか、2Kから4Kへのアップコンバータを内蔵しており、既存の2K映像コンテンツを4K化して出画することが可能だ。

加えて、すべての作業メモリをJEDEC準拠のWide IOメモリ1つで実現し、かつ同メモリを含めた1パッケージ化により、外付けDDRメモリなしでシステムを構成することが可能となっているほか、PCI Expressインタフェースを4レーン備えているため、PCI Express経由でHEVC 4K60pの圧縮映像データを入力し、デコードして出力することも可能となっている。

なお、同製品は2014年10月より量産出荷を開始する予定であるという。

HEVC再生用システムLSIのパッケージ

Wide IOメモリはMicron Technologyから供給およびサポートを受け、Amkor Technologyにてチップ・オン・チップ型パッケージに実装しているという