Alteraは5月5日(米国時間)、FPGA/SoC「Stratix 10」を用いたユーザーのデザインにおいて、従来世代と比較して、予測コア性能が2倍に向上したと発表した。

今回のFPGAコア性能の向上は、Intelの14nmトライゲートプロセス技術と「Stratix 10 HyperFlex」アーキテクチャによるもの。「HyperFlex」は、FPGA「Stratix 10」デバイス向けの次世代コアファブリックアーキテクチャであり、「Stratix 10」と組み合わせると、ネットワーキング、通信、放送、防衛、およびコンピュータ&ストレージ市場において、高い性能が求められるアプリケーションの要件を満たすことができる。

同社は、早期アクセスプログラムに参加している、複数の市場のユーザーと協力して、FPGA「Stratix 10」の性能評価ツールを使った、次世代デザインのベンチマーク評価を実施した。ユーザーのデザインは、広範なアプリケーションをターゲットにしており、ASICの代替、従来の高性能FPGA通信、高スループットデータセンターおよびコンピュータを含む、さまざまなハードウェアデザインのアプローチを活用している。今回、そのすべてのケースのデザインにおいて、少なくとも2倍の性能向上を達成したという。

また、ユーザーデザインのベンチマーク評価に加え、「HyperFlex」アーキテクチャ向けの多数のソフトIPコアが、同様に2倍の性能向上が図れるよう最適化した。従来世代のFPGAでは、350MHzで動作する同社のオプティカルトランスポートネットワーク(OTN) IPポートフォリオは、「Stratix 10」デバイスで700MHz以上の性能を達成。さらに、FPGA「Stratix V」で1024ビット幅のデータパスで動作する同社の400GbE IPは、「HyperFlex」アーキテクチャにより512ビット幅のデータパスで2倍の性能で動作し、プログラマブルコアファブリック内の削減された利用面積で、同等の高スループットを実現するとしている。

なお、「Stratix 10」早期アクセスデザインソフトウェアは、今年夏にリリースされる予定。