Cadence Design Systemsは1月13日(米国時間)、「Incisive機能検証プラットフォーム」の最新版「Incisive 13.2」を発表した。

同製品は、「IPブロック検証」と「SoCインテグレーション検証」の両方の課題に対応する新たなプラットフォーム。

IPブロック検証は、Incisive Formal VerifierとIncisive Enterprise Verifierに内蔵されたTrident エンジンを搭載することで、フォーマル解析の性能を向上を図ったほか、UVMとSystem Verilog テストベンチ・シミュレーションとPalladiumプラットフォームのシミュレーション・アクセラレーション用に新開発の制約エンジンを搭載したという。

また、Incisive Enterprise Simulatorに含まれるSimVisionのUVMデバッグ環境の機能強化およびSimVisionのプロービング最適化によりデータベース・サイズを縮小させたほか、シミュレーションの実行前に不具合をチェックできるようになり、テストベンチ・コードのデバッグ時間を従来より30%短縮することに成功したという。

一方のSoCインテグレーション検証は、Incisive Enterprise Simulator とIncisive Enterprise Verifierの包括的なx伝播サポートしたことで、SoCのリセットと低消費電力シミュレーションの速度が向上したほか、Incisive Digital Mixed SignalオプションによるSystem Verilog IEEE1800-2012準拠のリアル・ナンバー・モデルの新規サポートすることで、ミックスシグナルのシミュレーションを高速化できるとしている。