富士通研究所とFujitsu Laboratories of Americaは6月14日、次世代サーバに搭載されるCPUなどのチップ間データ通信を行う送受信回路において、消費電力を2割削減可能なクロック伝送技術を開発したと発表した。

詳細は6月11日から京都で開催された半導体回路技術に関する国際会議「2013 Symposium on VLSI Circuits」にて発表された。

クラウドコンピューティングを支えるデータセンターなどでは、サーバのデータ処理能力の向上が求められていることから、CPUの性能向上はもちろんのこと、複数のサーバを接続した大規模システムが構築されるようになっており、CPUと周辺デバイス間が増大している。こうした情報量の増加に対応するため、CPU間などのデータ通信速度は数Gbpsから10Gbps超と高速化が進んでいるが、それに伴って消費電力も増加するようになっており、次世代の高性能サーバを実現するためには、低消費電力化技術を確立する必要があった。

図1 サーバ内部のCPU間などの高速データ通信

チップ間データ通信の高速化に伴って通信を行う送受信回路の消費電力が増大しており、特に、送受信回路全体の消費電力に占めるクロック伝送回路の消費電力の割合が大きくなっている。クロック伝送回路は、クロック生成回路で生成したクロック信号を減衰させずに各送受信回路まで伝送するため、信号は比較的大きな振幅で、しかも多段で構成されており、多くの電力を消費する。高速化と低電力化の両立するためには、低電力な新規クロック伝送回路を開発し、送受信回路の低電力化を進める必要があった。

図2 従来のクロック伝送方式

今回、各送受信回路に小型の発振回路を搭載して各発振器を同期させることで、従来のクロック伝送回路を不要とし、低電力化を実現したクロック伝送方式を開発した(図3)。すべての動作基準クロック(発振器出力)は、クロック生成出力に同期するように制御され、、各送受信回路への動作基準クロックの周波数と位相は、クロック生成出力の周波数と位相と一致することとなる。同期をとるための各発振器間の信号は、従来のクロック信号を伝送する場合に比べ小振幅な信号のため低電力化が可能となる。

図3 新規クロック伝送方式

同期化を実現するにあたって、隣接した発振器出力の振幅差に比例した小振幅な信号を各発振器に振幅差がゼロになるようフィードバックすることで、最終的には各発振器の出力クロックの周波数と位相が一致することとなる。すべての隣接した発振器が接続され、かつ、その1つがクロック生成回路に接続されるため、すべての発振器はクロック生成出力に同期するよう動作することから、小振幅な差信号を生成、伝送することで、複数の同期したクロックを生成することができるようになるという。

図4 小振幅信号により各発振器の同期化

実際に行った実験では、同技術を用いたところ、16GHzのクロック伝送回路の消費電力を75%削減し、送受信回路全体の消費電力を2割削減することに成功したという。

研究グループは、今回開発した技術を用いることで、次世代サーバやスーパーコンピュータなどの性能向上につながることが期待されるとしており、今後は、同技術を、サーバを構成するボード間のバックプレーンインタフェースなど、ビックデータを扱う製品分野への適用を進めていくとコメントしている。