東京工業大学(東工大)は、不揮発性磁気抵抗メモリ(MRAM)の技術を応用したスピントランジスタ(擬似スピンMOSFET)とこれを応用したCMOSロジックのスタンバイ電力削減回路・アーキテクチャを開発したと発表した。

同成果は、同大 菅原聡准教授、周藤悠介特任助教、山本修一郎助教らによるもの。詳細は、2012年12月10日～12日に米国サンフランシスコで開催されている国際会議「2012 International Electron Devices Meeting(IEDM 2012)」にて発表された。

プロセスの微細化が進んだCMOSロジックでは、リーク電流により待機時に消費するスタンバイ電力が増大しており、その削減がCMOSロジックにおける重要課題の1つとなっている。

パワーゲーティング(PG)技術は、ロジック回路をパワードメインと呼ばれるブロックに分割して、パワードメインごとにシャットダウン(電源遮断)を行うことで、スタンバイ電力を削減する方法であり、マイクロプロセッサやSoCなどのCMOSロジックシステムにおける必須のスタンバイ電力削減のアーキテクチャの1つになっている。PGにおける省電力効果は、PGの空間的な粒度(パワードメインの大きさ)とPGを行う時間的な粒度(PGをかける時間的頻度)が重要になるが、ロジックシステム内にあるフリップフロップ(FF)やSRAMが揮発性であることが、PGの空間的・時間的粒度(省エネ効果)に制約を与えることとなっていた。

研究グループは、これまでにロジックシステム内のSRAMおよびFFからなる記憶回路を、CMOS/スピントロニクス融合技術を用いて実現できる擬似スピンMOSFETによって、回路性能を劣化させることなく不揮発化し、PGに関する問題を解消して、最適な空間的・時間的粒度(エネルギー削減効率の高い)のPGを実現する不揮発性パワーゲーティング(NVPG)を提案してきた。

CMOS/スピントロニクス融合技術によるスピントランジスタはCMOSロジックシステムにおけるスタンバイ電力の削減に有効な機能デバイスとして期待されているが、開発途上にあり実現には至っていない。

今回、研究グループはMOSFETと不揮発性磁気抵抗メモリ(MRAM)の記憶素子である強磁性トンネル接合(MTJ)を組み合わせてスピントランジスタの機能を実現できる擬似スピンMOSFET技術と、これを用いた不揮発性パワーゲーティング(NVPG)技術を開発した。

図1 (a)は擬似スピンMOSFETのデバイス構造(概念図)。擬似スピンMOSFETはMRAM技術を用いて通常のMOSFETとMTJを集積化することで実現できるスピントランジスタ。MTJの磁化状態(平行磁化/反平行磁化)を変化させることで電流駆動能力を変化させることができる。実際にはMTJは多層配線間に集積化される。(b)は擬似スピンMOSFETの回路構成。MTJをMOSFETのソースに接続し、MTJの電圧降下によってゲートに負帰還をかけることで、MTJの直列抵抗の変化以上にMOSFETの電流駆動能力を変調することができる

CMOS技術においては、実測を完全に再現/予測できるSPICEベースの回路シミュレーション技術を確立することが必要となる。そこで、はじめにMTJのSPICE用高精度マクロモデルの開発を行ったという。同マクロモデルはMTJの電気特性を、スピン注入磁化反転とその時間領域における過渡応答を含めて忠実に再現することができ、ハイブリッド集積化による擬似スピンMOSFETの試作・評価から、開発しMOSFET/MTJ融合回路のシミュレーション技術の妥当性・定量性が確認されたという。

図2 (a)は擬似スピンMOSFET(PS-MOSFET)の出力特性。図中の赤い線と青い線はそれぞれMTJの磁化状態を平行磁化、反平行磁化とした場合の出力特性。平行磁化と反平行磁化とで電流駆動能力が変化し、スピントランジスタ動作していることがわかる。また、ゲート電圧が大きいところではスピン注入磁化反転によって、磁化状態を変化させることができる。(b)は擬似スピンMOSFETの磁気電流比のドレインバイアス依存性。磁気電流比はMTJの磁化状態が平行磁化の場合と反平行磁化の場合における擬似スピンMOSFETの出力電流の変化率。磁気電流比はドレインバイアスの増加とともに減少するが、ある程度以下には減少しない。これは擬似スピンMOSFETの負帰還の効果である(図中の点線はMTJによる負帰還がかからない回路構成のもの)。また、磁気電流比はデバイスサイズのスケーリングとともに増大することも確認できる。さらに、磁気電流比はゲートバイアスの増加と共に増大する。この磁気電流比はMOSFETのW/L比、MTJのトンネル磁気抵抗比、抵抗・面積積などで設計できる

次に、同シミュレーション技術を用いて、65nmから22nmの各世代の先端MOSFETを用いた場合の擬似スピンMOSFETの性能の解明を実施。いずれの世代のMOSFETを用いても十分なスピントランジスタ動作(磁気電流比)が得られること、および各世代における低減された電源電圧でもスピン注入磁化反転が可能であることなどが明らかとなった。また、磁気電流比のバイアスによる挙動や各種デバイスパラメータの依存性を明らかにし、所望の特性の得られる擬似スピンMOSFETの設計技術も確立したという。

図3 擬似スピンMOSFET(PS-MOSFET)を用いた(a)不揮発性SRAM(NV-SRAM)と(b)不揮発性ディレイFF(NV-DFF)の回路構成。どちらの場合でもインバータループによる双安定回路部の記憶ノードに擬似スピンMOSFETを接続することで構成できる。擬似スピンMOSFETを遮断することで、双安定回路をMTJから電気的に切り離し、通常のSRAM、DFFとして動作することが可能。不揮発性パワーゲーティング(NVPG)を行う場合のみ擬似スピンMOSFETを導通して、不揮発記憶を行う。この通常動作と不揮発記憶の機能分離によって、回路性能を劣化させることなくロジックシステムを不揮発化することができる

さらに、NVPGに必要となる擬似スピンMOSFETを用いた不揮発性SRAM(NV-SRAM)と不揮発性フリップフロップ(NV-FF)の開発を実施。今回提案されたNV-SRAM、NV-FFは、擬似スピンMOSFETによって通常のSRAM/FF動作とNVPGを行う際の不揮発記憶の動作を分離することが可能であり、この機能分離を用いることで、高効率にエネルギーを削減できるNVPGを実現できることが明らかにされた。特に、NVPGに重要となるBreak-even time(BET)と呼ばれる性能指標を最小化するNV-SRAMの駆動方式や、NV-FFの設計方法も開発されており、これらの技術を用いることで、通常のCMOS技術では達成できない時間的・空間的細粒度のNVPGが実現できることが明らかにされたほか、擬似スピンMOSFETによるこの通常動作/不揮発記憶の機能分離は、従来のSRAMやFFとの通常動作における互換性を保ち、さらに回路性能や安定性を劣化させることなく通常動作を実行することも可能にすることも確認された。

図4 (a)はNV-SRAMのBET(通常SRAM動作の実行時間依存性)。BETはパワーゲーティングの重要な性能指標で、これを小さくすることでエネルギー削減効率の高いパワーゲーティングを実現できるようになる。不揮発性パワーゲーティング(NVPG)時、通常動作時のバイアス制御によってBETを縮小することができる。また、NV-SRAMのキャッシュ応用ではストアフリーシャットダウンといった新たなアーキテクチャを導入することで、BETはさらに大きく削減できる。(b)はNV-DFFのBET(通常FF動作の実行時間依存性)。NV-DFFはレジスタに応用されるが、この場合ではバイアス制御は好ましくないため、擬似スピンMOSFETの設計でBETを削減する。さらに、NV-DFFのロジックシステムにおける占有率もBETに大きく影響する。NV-SRAM、NV-DFFともに十分に細粒度のNVPGを実現できるBETを達成できる

これらの成果から、擬似スピンMOSFETを用いたNV-SRAMおよびNV-FFによって、CMOSロジックにおけるPGの性能を極限までに引き出すことのできるNVPGを実現できると研究グループでは結論付けたとする。

今回のNV-SRAMとNV-FFを用いることで、擬似スピンMOSFETによる通常動作と不揮発記憶の機能分離により、マイクロプロセッサやSoCなどのロジックシステムの開発における最重要事項の1つである既存システムとの互換性・整合性といった課題を解決することが可能となることから、先端CMOSの分野で研究開発が進められているダイナミックパワーを低く抑える技術をそのまま活用しつつ、NVPGによってスタンバイパワーを減少させることが可能になるとのことで、研究グループでは、総合的に極めて低消費電力のCMOSロジックシステムを構築できる新たな基盤技術になることが期待されるとコメントしている。

図5 NVPG可能なマイクロプロセッサ/SoCのメモリ階層構造の例。通常動作時の性能を考慮して図中の中心にある階層構造構成を提案した。性能を考慮すれば、パイプラインのようなクリティカルパスにあり、しかもテンポラリに使うレジスタは不揮発化しない。また、下層のメモリもすべてを不揮発化しない方が良い場合もある。この構成は擬似スピンMOSFETを用いたNV-SRAM、NV-DFFのように、通常動作と不揮発動作を分離できる記憶回路をL1またはL2キャッシュ以上の上位階層に用いることが必須である