Hot Chips 19において、Intelの80コアTeraFlopsプロトタイプとTileraのTILE64プロセサの発表が行われた。

IntelのTeraFlopsプロトタイプは今年2月のISSCCにおいて発表されており、今回は、それを詳細化する形で、浮動小数点演算器やタイル間を接続するルータ(Router)の詳細や電力管理、性能評価結果に関する発表が行われた。

Tilera(タイレラ)社は、 MIT(マサチューセッツ工科大学)において、RAWと呼ぶアレイ状にプロセサコアを並べ、その間をインタコネクトで接続するマルチプロセサアーキテクチャを10年くらい前から研究している、Anant Agarwal教授が創立した会社である。教授の研究と社名からタイルプロセサを開発しているということは推測できたが、同社は、これまで一切情報を出さないステルスモードで活動していた。しかし、今回のHot Chips 19でベールを脱いでTILE64を発表し、現在は、同社のWebにもTILE64プロセサの情報が掲載されている。

Tileraの初の発表を行うAnant Agarwal MIT教授

TILE64はその名の通り64個のプロセサコアを持ち、それらをメッシュのインタコネクトで接続した構成のチップである。また、IntelのTeraFlopsプロトタイプも80個のプロセサコアを同じくメッシュで接続した構成のチップであり、両者のハイレベルの構造はよく似ている。

次の図に示すように、タイルプロセサはプロセサコアとルータのペアを単位タイルとして、これを敷き詰めた構造になっている。

タイルプロセサの構造。コア(Core)とRouter(R)のペアを1個のタイルとしてそれを敷き詰めるタイルが分かり易いようにピンクとライトブルーに色分けをしているが、両者には差はなく、同じものである。

この図では紙面の都合で4×4のタイルしか描けていないが、TeraFlopsプロトタイプの場合は、タイルが横方向に8個、縦方向に10個並んでいる。そして、TILE64プロセサの場合は8×8のアレイ状にタイルが並んでいる。