マイナビニュース | テクノロジー | スパコン/HPC | ヘッドライン(2015)(1ページ目)

ヘッドライン

2015年12月30日(水)

SC15 - 日本の大学に見る論文発表と出展ブース

SC15の論文の採択率は20%強で、SCで論文を通すのは、なかなか、大変である。その関門を通って、今回のSC15で発表された日本の大学の論文発表は2件である。お、論文の著者は全員が1つの機関の人だけという方が珍しいこともあるため、何が日本の大学の論文かという明確な基準はなく、多分に筆者の恣意的な判断に依っていることは御容赦願いたい。

[11:00 12/30]

2015年12月29日(火)

SC15 - HPCではすでに常識となった液冷技術

通常のサーバやPCは、ファンを使って空気で熱を運ぶのであるが、空気は比熱が小さいので、それほど多くの熱を運ぶことはできない。このため、HPCのサーバでは、より比熱が大きく、体積当たり、より大量の熱を運ぶことができる液体で熱を運ぶという方法が注目を集め、すでに常識という感じになっている。

[11:00 12/29]

2015年12月28日(月)

SC15 - 過去最大規模での開催となった展示会場

Austin Convention Centerで開催されたSC15の展示は、約27万平方フィート(25,000平方メートル)と過去最大の面積となり、本来の展示スペースであるExhibit Hall (EH-1~EH-5)では足りず、1階のBall room A、B、Cも展示で埋め尽くした。

[09:00 12/28]

2015年12月18日(金)

コンピュータアーキテクチャの話 第344回 ワープスケジューラの仕組み

Kepler GK110 ArchitectureのWhite Paperに載っている図を見ると、Warp Schedulerは次に実行を開始するワープを取り出し、Dispatcherはそのワープ(を含むスレッド)の連続する2命令を実行パイプラインに発行して行くことがわかる。ワープの選択回路は複雑であるので、これは4個だけにして、連続した命令が実行できるケースはDispatcherで2命令を発行するという方法で、8命令を発行するハードウェアを簡単にしようという設計であると考えられる。

[09:00 12/18]

SC15 - Gordon Bell賞はテキサス大が獲得

Gordon Bell賞は、重要な科学技術の分野の計算のスケーラビリティあるいは計算時間の点で、高いピーク性能の達成、あるいは特別な業績に対して贈られる賞である。

[08:00 12/18]

2015年12月17日(木)

SC15 - エクサスケールとその後のメモリテクノロジ 第3回 NVIDIAのBill Dally氏が語った将来のメモリ技術の姿

Kogge教授はDARPAのExascaleの委員会の委員長を務めて2008年に報告書をまとめたことで知られるテクノロジのエクスパートである。また、Graph500の委員を務めており、 Graph500で出てくるようなローカリティの少ないメモリアクセス性能が重要になるとの立場でポジションを述べた。

[08:00 12/17]

2015年12月16日(水)

SC15 - エクサスケールとその後のメモリテクノロジ 第2回 ARM、AMD,IBMそれぞれの将来のメモリに対する考え方

TSVによる3D積層で、ロジックダイの上にメモリダイを載せるという構造が取れるようになり、処理とメモリを近づけることが可能となった。グラフ解析、機械学習、インメモリデータベースやHPC全般のようなデータインテンシブな処理には朗報である。

[08:00 12/16]

10nm採用のXeon Phi「Knights Hill」の開発は予定通り - Intel

Intelは、米Argonne National Laboratory(ANL)が2018年に稼働を予定しているピーク演算性能180PFlopsの次世代スーパーコンピュータ「Aurora」に搭載される予定である10nmプロセス採用の次世代Xeon Phi「Knights Hill」(開発コード名)の開発が予定通りに進んでいることを明らかにした。

[07:00 12/16]

2015年12月15日(火)

SC15 - エクサスケールとその後のメモリテクノロジ 第1回 MicronとIntelが考える次世代メモリの姿

SC15において、将来のメモリに関するパネルディスカッションが行われた。モデレータはMicron TechnologyのRichard Murphy氏、パネリストはIntelのSekhar Borkar氏、NVIDIAのBill Dally氏、ARMのWendy Elasser氏、AMDのMike Ignatowski氏、IBMのDoug Joseph氏、ノートルダム大学のPeter Kogge教授、そしてMicronのSteve Wallach氏という顔ぶれである。

[08:00 12/15]

2015年12月14日(月)

SC15 - ムーアの法則以降のコンピューティングを語ったパネルディスカッション 第4回 ムーアの法則が止まった先にある技術とは?

最後に登壇したのはIBMのSawada氏である。同氏らが開発したTrueNorthチップは、入力にはニューロンへの入力を蓄えるバッファがあり、信号のタイミングを合わせている。交点はON/OFFスイッチではなく、ONになっている交点ごとに、横線に入力された値に重みを掛けて、その合計を出力する。

[08:00 12/14]

2015年12月11日(金)

SC15 - ムーアの法則以降のコンピューティングを語ったパネルディスカッション 第3回 脳を模したニューロコンピュータは実用化できるのか?

次は、Donofrio氏がポジショントークを行った。同氏はPost Mooreのコンピューティングとしてニューロモルフィックコンピューティングを取り上げた。そして、マンチェスター大のSpiNNakerとIBMのTrue Northを紹介した。

[08:00 12/11]

2015年12月10日(木)

SC15 - ムーアの法則以降のコンピューティングを語ったパネルディスカッション 第2回 量子コンピュータは現実解となり得るのか?

続いてポジショントークに立ったのはTroyer教授である。すでに、量子効果を使う素子は、量子乱数、量子暗号など、古典的なコンピューティングでは実現できない用途に使われている。

[08:00 12/10]

2015年12月09日(水)

SC15 - ムーアの法則以降のコンピューティングを語ったパネルディスカッション 第1回 Intelが語ったムーアの法則が終わった後のコンピューティング技術

SC15において、ムーアの法則が終わった後の時代のコンピューティングがどうなるかについてのパネルディスカッションが行われた。モデレータはローレンスバークレイ国立研究所のGeorge Michelogiannakis氏。登壇したパネルメンバーは、(右から順に)同じくローレンスバークレイ国立研究所のチーフテクノロジオフィサーのJohn Shalf氏、南カリフォルニア大のBob Lucas教授、ローレンスバークレイ国立研究所のDavid Donofrio氏、IBMのJun Sawada氏、チューリッヒのETHのMattias Troyer教授、 IntelのShekhar Borkar氏という豪華メンバーである。

[08:00 12/9]

2015年12月04日(金)

コンピュータアーキテクチャの話 第343回 多数のスレッドを実行させるNVIDIAの「ギガスレッドエンジン」

GPUは超多数のスレッドを並列に実行する。NVIDIAはホストCPUとインタフェースし、多数のスレッドを実行させる機構を「ギガスレッドエンジン」と呼んでいる。

[09:00 12/4]

2015年12月03日(木)

Western Digital、記録容量10TBのエンプラ向けヘリウム充填HDDを発表

Western Digitalは12月2日(米国時間)、垂直磁気記録方式を採用し、記録容量10TBを実現した第3世代ヘリウム充填方式HDD「Ultrastar He10」を発表した。

[12:36 12/3]

SC15 - 理研の菖蒲はどうやってGreen500で2期連続1位を獲得したのか 第3回 PEZYの齊藤社長が明かしたShoubuの全貌

SCのGreen500 BoFでは、1位の受賞者が講演を行うのが恒例となっている。なお、Green500のリストの更新は年に2回行われるが、ドイツで開催されるISCではGreen500 BoFが行われないので、Shoubuは前回も1位であったが、齊藤社長の受賞講演は今回のSC15が初めてである。

[10:00 12/3]

2015年12月02日(水)

SC15 - 若い世代を育てるStudent Cluster Competition

スパコンの学会は次世代を担う若い世代を育てるという活動も熱心に行っている。その中の1つが若い世代にHPCに興味をもってもらおうという「SCC」である。SCCは6人の学部大学生がチームを組んで、クラスタシステムを作ってHPCプログラムを実行させるというチャレンジを行い、その技術を競う。米国では、SCCに出場したという経歴は就職でもプラスに働くそうである。

[11:00 12/2]

SC15 - 理研の菖蒲はどうやってGreen500で2期連続1位を獲得したのか 第2回 ノードの消費電力のバラつきに関するルールも変更

第2のルール改定は、ノードの消費電力のバラつきによるシステム電力の推定誤差を低減するための変更である。

[10:00 12/2]

2015年12月01日(火)

SC15 - 理研の菖蒲はどうやってGreen500で2期連続1位を獲得したのか 第1回 次回のGreen500からは測定ルールが変更

Green500はスパコンのエネルギー効率、具体的には、LINPACKプログラムのFlop/sをその実行を行うのに必要な電力で割った値をランキングの指標として用いる。このため、LINPACKプログラムを走らせて実行時間を測定し、同時に消費電力を測定すれば良いのであるが、消費電力は一定ではないので、ことはそれほど簡単ではない。

[10:00 12/1]

SC15 - HPCが社会のトランスフォームを促進する。Intelが語ったHPCの意義

スパコンによるHPCといっても、それが何の役に立つのか専門家以外には分かり難いということから、SCでは、「HPC Matters」という標語でHPCの重要性を理解してもらうという活動を行っている。そのHPC Mattersの基調講演が、SC15の本会議の開催に先立って前日の夕方に行われた。

[07:00 12/1]

2015年11月30日(月)

NEC、独キール大学などにベクトル型スパコン「SX-ACE」を納入

NECは11月30日、ベクトル型スーパーコンピュータ「SX-ACE」を独キール大学、アルフレッドウェゲナー極地海洋研究所、シュツットガルトハイパフォーマンス計算センターに納入し、同スパコンを活用した研究が開始されたと発表した。

[14:22 11/30]

2015年11月25日(水)

SC15 - 第46回 TOP500のシステム数で大躍進した中国の背景を読む

今回のSC15で発表された第46回 TOP500では、中国の「天河2号」が1位を維持し、Top5には変動が無く、Top10でも大きな変化は2機種だけであった。しかし、500位まで見ると大きな動きがあった。中国のランクインシステム数が大幅に増加したのである。この急増は驚きで、多額の予算をつぎ込んだのかとも思えたが、どうもそうではないようである。

[09:00 11/25]

2015年11月20日(金)

理研など、スパコンでK中間子崩壊におけるCP対称性の破れの計算に成功

理化学研究所(理研)は11月20日、原子より小さい極微スケールで起こるK中間子崩壊における「CP対称性の破れ」のスーパーコンピュータ(スパコン)を用いた計算に成功したと発表した。

[17:50 11/20]

IBMとXilinx、データセンターアプリケーション開発について提携を発表

IBMとXilinxは11月16日(米国時間)、IBM POWERベースのシステム上でザイリンクスのFPGA対応ワークロードアクセラレーションを使用し、より高性能でエネルギー効率の高いデータセンターアプリケーションを可能にするため、複数年にわたる戦略的提携を締結した。

[12:15 11/20]

コンピュータアーキテクチャの話 第342回 「nBlocks」と「nThreads」、2つの変数の大きな違い

シェブロン表記を使えば、GPUで動作するN×N個の多数のスレッドを簡単に作ることができる。単に多数のスレッドを生成するだけなら、「nBlocks」と「nThreads」と2つの変数を使わなくても良いと思われるかも知れないが、実はnBlocksとnThreadsには大きな違いがある。

[10:00 11/20]

2015年11月19日(木)

SC15 - ExaScalerがXeonサーバとストレージサーバを発表

SC15において、ExaScalerが液浸のXeonサーバブリックとストレージサーバブリックの発表を行った。これまでExaScaler/PEZYは、PEZYの開発した1024コアのPEZY-SCを搭載したHPC向けのサーバだけを作っていたのであるが、16個のXeonを搭載する「Multi-Xeon Server Brick」と、24台の3.5インチHDDと24台の2.5インチSDDを同時に搭載できる「Storage Node SH Brick」を製品ラインに追加する。

[12:59 11/19]

スパコン「京」、大規模グラフ解析能力競うGraph 500で2期連続1位

理化学研究所(理研)と東京工業大学、アイルランドのユニバーシティ・カレッジ・ダブリン、九州大学、富士通による国際共同研究グループは11月18日、ビッグデータ処理(大規模グラフ解析)に関するスーパーコンピュータ(スパコン)の国際的な性能ランキングであるGraph 500で、理研と富士通が共同で開発を行ったスパコン「京」による解析結果で1位を獲得したと発表した。

[12:30 11/19]

2015年11月17日(火)

1万2000名以上の来場者が参加 - スパコン最大の学会「SC15」が開幕

スーパーコンピュータ(スパコン)分野で最大の学会である「SC15」が、11月14日からテキサス州オースティンのオースチンコンベンションセンターで開催された。オースティンでの開催は2008年以来7年ぶりである。

[17:46 11/17]

2015年11月のスパコン性能ランキング「TOP500」-トップ5は不変も中国勢躍進

11月16日(独時間)、スーパーコンピュータ(スパコン)の処理能力ランキング「TOP500」の2015年11月版が発表された。

[13:34 11/17]

IMG、次世代HPCシステム開発に向けてPEZY Computingと提携

Imagination Technologies(IMG)とPEZY Computingは11月16日、次世代高効率HPCシステムの開発に向けて戦略的な提携を行ったと発表した。

[10:29 11/17]

2015年11月12日(木)

ヴァイナス、管楽器内部の空気の挙動と音の伝達の数値計算による予測に成功

ヴァイナスは11月12日、同社が提供する米Pointwiseが開発を行っている流体解析用高品質メッシュジェネレータ「Pointwise」を豊橋技術科学大学が用いて、管楽器を対象とした音の発生の音響シミュレーションを行い、楽器内部の複雑な空気の流れと音の伝達の予測に成功したと発表した。

[12:15 11/12]

2015年11月11日(水)

NVIDIAが巨大データセンタ向けに2種のGPU製品を発表

GPUと言えばPC、そしてスマートフォンなどのチップにCPUとともに内蔵する機能という印象を持っている方が多いと思うが、NVIDIAはデータセンタ側のサーバに搭載するGPUに力を入れている。今回、同社は巨大データセンタ向けの2種のGPU「Tesla M40」と「Tesla M4」を発表した。

[14:52 11/11]

2015年11月10日(火)

理研、京で数千km遠方の観測データを活用して天気予報の精度を向上へ

理化学研究所(理研)は11月10日、スーパーコンピュータ「京」を使って現実大気で世界最大規模となる10,240個の「全球大気アンサンブルデータ同化」に成功したと発表した。

[19:33 11/10]

2015年11月06日(金)

コンピュータアーキテクチャの話 第341回 GPUの事実上の標準となりつつある実行方式

AMDも以前はSIMD方式を使っていたが、2011年12月に発表された 「GCN(Graphic Core Next)アーキテクチャ」のGPU(最初の製品はHD7000)からはSIMT方式に変わった。なお、AMDは64スレッドがひとまとまりであり、これをWave Front(波頭)と呼んでいる。これも感じの分かる命名である。

[10:00 11/6]

2015年11月05日(木)

【特別企画】SGIのCTOに聞く、ソーシャル、地球温暖化そして健康医療に貢献する最新のITの姿とは

ビッグデータやAIなどの最新のITは、世界が抱える様々な問題の解決にも大きく貢献することが期待されている。人類に希望をもたらすような、最先端のIT活用事例と、そこでSGIの技術がどのように生かされているのかについて、米国SGI(Silicon Graphics International)のシニアバイスプレジデント兼CTO(最高技術責任者)、イン・リム・ゴー(Eng Lim Goh)氏に語ってもらった。

[13:00 11/5]

2015年10月26日(月)

IDT、低レイテンシのコンピューティングプラットフォームを発表

IDTは、低レイテンシのコンピューティング性能を備え、ネットワークエッジでリアルタイムのビッグデータ解析とディープラーニングを実現する、ヘテロジニアスなモバイルエッジコンピューティングプラットフォームを同社のオープンハイパフォーマンス解析/コンピューティング(HPAC)ラボが開発したと発表した。

[08:00 10/26]

2015年10月23日(金)

コンピュータアーキテクチャの話 第340回 NVIDIAのGPUにおける実行方式

NVIDIAのGPUは、頂点の座標計算や画面のピクセルのシェーディングなどの計算を32頂点、あるいは32ピクセル並列に計算するという考え方で作られている。座標変換やピクセルのシェーディングの計算は32頂点、あるいは32ピクセルでまったく同じ計算を行なう。

[10:00 10/23]

2015年10月09日(金)

コンピュータアーキテクチャの話 第339回 よくわかっていないGPUのハードウェアの造り

GPUはCPUとは違って多数のスレッドを並列に実行するプロセサであり、その造りはCPUと似ている部分もあるが、異なっている部分も多い。しかし、GPUのハードウェアがどのような造りになっているのかに関する公開された情報は少ない。

[10:00 10/9]

2015年09月30日(水)

Hot Chips 27 - ARM、最上位GPUコア「Mali-T880」の詳細を公表 第3回 Mali-T880で用いられている低消費電力技術を読み解く

携帯機器の場合は、消費電力の低減は非常に重要であり、Mali GPUではクロックゲートとパワーゲートを行って、動作する必要が無い部分の消費電力をカットしている。また、動作状態に応じてクロックと電源電圧を最適化するDVFSを採用している。

[10:00 9/30]

2015年09月29日(火)

Hot Chips 27 - ARM、最上位GPUコア「Mali-T880」の詳細を公表 第2回 Mali-T880のブロックダイヤと処理フローを読み解く

Mali GPUは、共通のネットワークにすべてのユニットが接続されているという構造になっている。ネットワークは、シェーダコアが増えるとネットワークのバンド幅も増えるというスケーラブルな構造になっている。

[10:00 9/29]

2015年09月28日(月)

NEC、量子暗号システムの実用化に向けた評価実験を開始

NECは9月28日、量子暗号の実用化に向けた長期フィールド評価実験を、国内で初めて開始したと発表した。

[13:59 9/28]

東大など、単一光子源方式で従来比2倍となる120kmの量子暗号鍵伝送に成功

東京大学(東大) ナノ量子情報エレクトロニクス研究機構、富士通研究所、NECの3者は9月28日、共同で単一光子源を組み込んだシステムで世界最長となる120kmの量子暗号鍵伝送に成功したと発表した。

[13:48 9/28]

Hot Chips 27 - ARM、最上位GPUコア「Mali-T880」の詳細を公表 第1回 モバイル機器をターゲットに開発されたARMのGPUコア「Mali」を読み解く

ARMのGPUコアで最上位の「Mali-T880」は、2015年の2月に発表されており、新規の製品と言うわけではないが、学会での発表であるので、ブロックダイヤや処理フローなどのこれまで公表されていない情報が含まれた発表であった。

[10:00 9/28]

2015年09月25日(金)

NVIDIAとPreferred Networks、ディープラーニング分野の技術開発で提携

NVIDIAは9月18日、同社が同日開催したプライベートカンファレンス「GTC Japan 2015」において、IoTにフォーカスしたリアルタイム機械学習技術のビジネス活用を推し進めるPreferred Networks(PFN)と、産業用アプリケーションに向けたディープラーニング技術の開発および発展において、技術提携を結んだと発表した。

[18:59 9/25]

GTC Japan 2015 - NVIDIAのMaxwellアーキテクチャとCUDA7.5

GTC Japan 2015においてNVIDIAの成瀬彰氏が「GPUコンピューティング最新情報」と題して、MaxwellアーキテクチャとCUDA7.5に関する発表を行った。Maxwellは同社の最新のGPUであるが、その中身に関する情報は比較的少ない。

[11:00 9/25]

Hot Chips 27 - AMDの次世代GPU「Fury」 第2回 前世代のHawaii比で性能/電力を1.5倍改善

Radeon R9 Furyは、ジオメトリ計算は毎サイクル4プリミティブ、描画は毎サイクル64ピクセルを処理することができる。シェーダ―部は64CUを持ち、毎サイクル4096演算を行える。そして、L2キャッシュの容量は2MBで、メモリはHBMを搭載しており、前世代のR9 290X(Hawaii)と同じTSMCの28HPXプロセスで作られているが、クロックゲートの改良などで消費電力を減らし、Hawaii GPUと比較すると性能/電力は1.5倍に改善しているという。

[11:00 9/25]

コンピュータアーキテクチャの話 第338回 1命令の実行時間は遅いが、複数命令の同時処理で高性能を実現するGPU

GPUは、演算命令を処理するには10~20サイクルを必要とし、ロードストア命令を処理するには400~800サイクル掛かる。仮に、実行する命令の70%が演算命令、30%がロードストア命令とすると、中央値を取って、1命令あたりの平均的な処理サイクル数は15×0.7+600×0.3=190.5サイクルと計算される。そして、クロックが1GHzとすると、1命令を実行するのに190.5ns掛かることになる。

[10:00 9/25]

2015年09月24日(木)

ディープラーニングの最先端情報を求めて2500人が参加 - GTC Japan 2015

2015年9月18日に東京・虎ノ門ヒルズで行われたNVIDIAのGTC Japan 2015に2500人が集まった。「ディープラーニングの最先端の真実とは」というサブタイトルにひき付けられて参加した人も多かったと思われる。

[13:19 9/24]

Hot Chips 27 - AMDの次世代GPU「Fury」 第1回 HBMを採用したAMDのGPU「Radeon R9 Fury」

AMDは、Hot Chips 27において、高バンド幅メモリをGPUと同一パッケージに搭載するGPU「Radeon R9 Fury」について発表を行った。ビジネス的にはFuryはすでに発表されているが、学会での発表は初めてであり、同社のJoe Macri CTOが発表するとあって、注目の発表となった。

[11:00 9/24]

2015年09月23日(水)

Hot Chips 27 - ウィスコンシン大学のOpen GPU「MIAOW」 第3回 「MIAOW」の性能を読み解く

MIAOWの性能であるが、バイナリサーチ、バイトニックソートなど6種の処理に関して、AMDのTahiti GPUの性能を1.0として、MIAOWの性能を相対的に、処理に必要なサイクル数を比較したところ、3つのベンチマークではほぼ同等の性能、残りの3つでは0.38から0.8の性能としており、性能の最適化は目標としていないというプロジェクトとしては、かなり良い成績が得られたという。

[12:00 9/23]

2015年09月22日(火)

Hot Chips 27 - ウィスコンシン大学のOpen GPU「MIAOW」 第2回 オープンソースGPU「MIAOW」の構造を読み解く

MIAOWの設計であるが、すべてをRTLとハードマクロで設計すれば本当の設計に最も近いが、設計変更の自由度が小さい、設計コストが高いという問題がある。そこでFPGAを使い、DispatcherやCUのロジックはRTLで作ってFPGAにマップし、キャッシュやレジスタファイルはFPGAのブロックRAMを使い、DRAMインタフェースはFPGAのマクロを使うという設計は、設計の自由度やリアリズムは中くらいで、コストは安いが、設計の期間は長くなる。そのため、MIAOWでは、折衷案の、ブロックRAMの部分とDRAMインタフェースの部分をC/C++モデルにしてしまうという案を採用した。

[12:00 9/22]

2015年09月21日(月)

Hot Chips 27 - ウィスコンシン大学のOpen GPU「MIAOW」 第1回 オープンソースGPU「MIAOW」とは?

Hot Chips 27において、ウィスコンシン大学マディソン校のKaru Sankaralingam准教授がオープンソースの「MIAOW GPU」について発表を行った。MIAOWという名前は、論文のブラインド査読の際に使われた「Many-core Integrated Accelerator Of the Waterdeep」の頭文字を取ったものだと言う。しかし、MIAOWプロジェクトのマークは猫の図案であるし、FPGAでの実装版は「NEKO」という名前を付けており、この名前は気に入っているようである。

[12:00 9/21]

2015年09月20日(日)

Hot Chips 27 - スイッチドキャパシタDC-DCコンバータ搭載RISC-Vプロセサ 第3回 次世代チップ「Raven3」の性能を読み解く

Raven3チップの電源の波形を見ると、0.9Vは実際は0.73~0.83Vののこぎり波で、0.67V、0.5Vも多少低めののこぎり波の電圧になっている。また、電源電圧を切り替えた時の波形を見ると、切り替えに要する時間は20ns程度と非常に速いことが分かる。

[10:00 9/20]

2015年09月19日(土)

Hot Chips 27 - スイッチドキャパシタDC-DCコンバータ搭載RISC-Vプロセサ 第2回 電源電圧の高い変換効率を実現する手法とは?

普通、スイッチドキャパシタDC-DCコンバータでは、例えば4個のユニットセルを使う場合は、ユニットセルの接続を時間をずらせて切り替えることにより、電圧変動を小さくするのが一般的である。しかし、この方法では、1番目のユニットセルが放電し、2番目のユニットセルを並列に接続する時に、2番目のユニットセルの電荷はチップに供給されるだけでなく、1番目のユニットセルを充電することにも使われる。この電荷の再配分である程度のエネルギーが消費されるため、変換効率が下がってしまう。

[10:00 9/19]

2015年09月18日(金)

Hot Chips 27 - スイッチドキャパシタDC-DCコンバータ搭載RISC-Vプロセサ 第1回 プロセサのエネルギー効率改善を目的とした研究プロジェクト「Raven」

Hot Chips 27においてカリフォルニア大学バークレイ(U.C. Berkeley)校のYunsup Lee氏がキャパシタを使うDC-DCコンバータを搭載するRISC-Vベクタプロセサについて発表を行った。

[10:00 9/18]

2015年09月17日(木)

Hot Chips 27 - 進化するFPGA 第5回 FPGA搭載サーバでディープラーニングを加速させたMicrosoft

Hot Chips 27でMicrosoftのErick S. Chung氏がFPFAを使ったDeep Learningの加速について発表を行った。Microsoftは、データセンタのサーバにFPGAを搭載したモジュールを取り付けてBingのサーチを高速化するという実験の結果を昨年のISCAで発表しているが、今回の発表は、このハードウェアを使って、Deep Learningを加速したというものである。

[10:00 9/17]

2015年09月16日(水)

Hot Chips 27 - 進化するFPGA 第4回 Stratix 10はどのようにして性能向上と低消費電力化を両立させたのか

Stratix 10はアプリケーションプロセサとして1.5GHzで動作するARM Cortex-A53+NEONを4コア搭載している。そして、プロセサのキャッシュとFPGAのアクセラレータの間のキャッシュコヒーレンシを維持するCCUを備えている。

[11:00 9/16]

2015年09月15日(火)

Hot Chips 27 - 進化するFPGA 第3回 14nmプロセスなどの活用で前世代品比で2倍の性能を実現したStratix 10

Hot Chips 27において、AlteraのプロダクトアーキテクトのMike Hutton氏が、Intelの14nmのTri-Gateプロセスを使うStratix 10 FPGAを発表した。アーキテクチャ的な改善とIntelの14nmプロセスの採用で、現在のStratix Vの2倍の性能となったという。

[13:14 9/15]

2015年09月14日(月)

Hot Chips 27 - 進化するFPGA 第2回 TSMCの16FF+プロセスで作られるZynq UltraScale+

Zynq UltraScale+はTSMCの16FF+プロセスで作られ、FinFETトランジスタは、従来のプレナープロセスのトランジスタと比べると、高速でスイッチし、リーク電流も少ない。

[10:00 9/14]

2015年09月11日(金)

Hot Chips 27 - 進化するFPGA 第1回 FPGAの適用範囲を広げたXilinxの第2世代Zynq

Hot Chips 27のFPGAのセッションでは、XilinxがSoCとFPGAを複合した「Zynq」、Alteraが14nmプロセスを使い1GHzで動作するFPGA「Stratix」、そしてMicrosoftがFPGAを使ってDeep Learningを高速化するという発表を行った。

[13:50 9/11]

コンピュータアーキテクチャの話 第337回 実はそれほど速くはないGPUのメモリアクセス時間

GPUも1次データキャッシュ、2次キャッシュというメモリ階層を持っているが、CPUのメモリ階層とは、かなり、考え方が異なっている。

[10:00 9/11]

2015年09月10日(木)

Hot Chips 27 - InfiniBand HCAを内蔵したOracleのSonomaプロセサ 第2回 Sonomaプロセサの性能はどの程度か?

Sonomaプロセサは小規模ノードをコンパクトに低コストに作るというスケールアウト型のシステムに適した設計となっている。OracleはハイエンドのMシリーズとミッドレンジのTシリーズという2系列のSPARCサーバを持っているが、Sonomaはどちらかと言えばTシリーズ向けのプロセサである。

[10:00 9/10]

2015年09月09日(水)

Hot Chips 27 - InfiniBand HCAを内蔵したOracleのSonomaプロセサ 第1回 第4世代のS4 SPARCコアを8個搭載するOracleの「Sonoma」

Hot Chips 27においてOracleは、「Sonoma」と呼ぶ新しいプロセサを発表した。同プロセサはハイエンドサーバ向け「M7プロセサ」と同じ第4世代のS4 SPARCコアを、8個搭載するチップである。

[10:00 9/9]

3次元実装は日本で研究 - IBMが注力する脳型コンピュータチップ開発(後編)

IBMは世界中に12の研究施設があり、日本には東京基礎研究所がある。以前は、神奈川県大和にあったが、現在は東京都江東区豊洲に移転している。東京基礎研究所では、ビジネス・アナリティクス、インダストリー・ソリューションズ、ワークロード最適化システム、サービス品質、 障害者アクセシビリティ技術、および サイエンス&テクノロジーなどの研究が行われているが、サイエンス&テクノロジーの拠点は実は豊洲ではない。

[09:00 9/9]

2015年09月08日(火)

Hot Chips 27 - メッシュネットワークでコアをつなぐKnights Landing 第3回 なぜKNLのネットワークは6×9の2次元メッシュながら38ノードに留まるのか?

KNLのメッシュネットワークは、6×9の2次元メッシュになっている。したがって、ノードは全部で54ノードあるが、MCDRAMの接続に8ノード、DDRメモリの接続に2ノード、IOの接続に4ノード、その他の接続に2ノードが使われており、プロセサタイルに使えるのは38ノードである。

[10:00 9/8]

3次元実装は日本で研究 - IBMが注力する脳型コンピュータチップ開発(前編)

SEMI Japanが開催した会員向けイベント「SEMI Members Day 東京」にて日本アイ・ビー・エムのシニア・リサーチ・スタッフ・メンバーである山道新太郎氏が「コグニティブ・コンピューティングにむけたニューロモーフィック・デバイス」と題した講演を行った。現在、日本はこのニューロモーフィック・チップの3次元実装技術開発を担当しているという。

[09:00 9/8]

2015年09月07日(月)

Hot Chips 27 - メッシュネットワークでコアをつなぐKnights Landing 第2回 KNLは高バンド幅のMCDRAMを1パッケージに搭載

KNLのコアは2命令並列のデコード、リネーム、リタイアを行うOut-of-Order(O-o-O)実行コアであり、4スレッドを並列に実行することができる。2命令のO-o-Oという比較的簡素な設計であるが、4スレッドをSMTで実行することでデータ依存による実行制約を減らすという上手いチョイスとなっている。

[10:00 9/7]

2015年09月04日(金)

Hot Chips 27 - メッシュネットワークでコアをつなぐKnights Landing 第1回 Knights Landingの基本構成要素

Hot Chips 27において、IntelのKnights LandingのチーフアーキテクトのAvinash Sodani氏が次世代Xeon Phiとなる「Knights Landing(KNL)」の発表を行った。既報のとおり7月のISC 2015でも発表が行われたが、今回は、この時は触れられなかったネットワークについての情報や性能に関する情報が含まれた発表となった。

[10:00 9/4]

2015年09月03日(木)

Hot Chips 27 - 中国Phytiumの64コアARMv8サーバプロセサ「Mars」(後編)

チップは28nmプロセスで製造され、25.2mm×25.38mmと巨大である。電源電圧0.9Vで、クロックは2GHz、消費電力は120Wとなっている。パッケージはおおよそ3000ピンのFCBGAである。

[10:00 9/3]

2015年09月02日(水)

Hot Chips 27 - 中国Phytiumの64コアARMv8サーバプロセサ「Mars」(中編)

Xiaomiコアのフロントエンドは、32KBのL1命令キャッシュを持ち、分岐予測は2048エントリのBTB(Branch Target Buffer)とTAGE(TAgged GEometric history length)分岐予測を用いている。また、512エントリの間接分岐予測器と、48エントリのリターンスタックを持っている。

[11:00 9/2]

2015年09月01日(火)

Hot Chips 27 - 中国Phytiumの64コアARMv8サーバプロセサ「Mars」(前編)

今年のHot Chips 27でもっとも意外感のあった発表は、中国のPhytium Technologyという会社の「Mars」と呼ぶ64コアのARMv8プロセサの発表であった。発表を行ったのは同社の研究部長のCharles Zhang氏である。

[10:00 9/1]

2015年08月28日(金)

コンピュータアーキテクチャの話 第336回 CPUと異なるGPUにおけるコアと2次キャッシュの関係性

CPUの場合は、コアというと独立したプロセサとして動作する命令フェッチからデコード、実行の全機能を持っているが、GPUの場合は、レジスタファイルと演算器群、ロードストアユニットなどの塊を指す。NVIDIAはこれを「CUDAコア」と呼んでいる。また、AMDは、これを「Streaming Processor」と呼んでいるが、名前が紛らわしいので、ここでは「GPUコア」と呼ぶことにする。

[10:00 8/28]

2015年08月25日(火)

ISC 2015 - Graph500とGreen Graph500の動向

ISC 2015で開催されたGraph500 BoFで第10回のGraph500のリストとGreen500のリストが発表された。

[09:00 8/25]

2015年08月24日(月)

今年も最先端のプロセッサの話題が目白押し - Hot Chips 27が開幕

最先端チップの発表の場として、回路やLSI設計技術関係では「ISSCC」、アーキテクチャや機能に関しては「Hot Chips」というのが定着している。そのHot Chipsが開幕した。

[18:52 8/24]

ISC 2015 - どのようにして京コンピュータがGraph500の1位を奪還したのか

前回のGraph500では2位に後退した京コンピュータであるが、既報のように、今回は38621.4GTEPSと前回の19585.2GTEPSのほぼ倍増のスコアで1位を奪還した。そもそもGraph500とはどのようなベンチマークで、どのようにしてスコアを倍増したのかについて、JST CREST PROJECTのリーダーである九州大学の藤澤克樹教授がISC 2015で講演を行った。

[09:00 8/24]

2015年08月21日(金)

ISC 2015 - スパコン「京」の長期運用における故障解析から分かったこと

ISC 2015では18件のポスター発表が行われ、その中で、理研AICSの庄司氏の「Long term failure analysis of 10 petascale supercomputer」がアジア最優秀ポスター賞を受賞し、記念講演が行われた。

[09:00 8/21]

2015年08月20日(木)

ISC 2015 - 変わるGreen500の電力測定ルール(後編)

Green500の電力測定には3つのレベルと4つのアスペクトが定義されている。Level-1はベーシックで、現在、Green500リストに載っている大部分の結果はLevel-1の測定結果である。Level-2はかなり努力した測定、Level-3は最良の測定である。

[11:00 8/20]

2015年08月19日(水)

ISC 2015 - 変わるGreen500の電力測定ルール(前編)

ISC 2015で電力測定法の改良に関する「BoF」というセッションが行われた。このBoFでは、EEHPCWGというスパコンの消費電力の測定法を検討するグループの検討結果と、それに基づくスパコンの電力測定法の改定が提案された。Greeen500はGFlops/kWがランキングの指標であり、分母の消費電力がランキングに直接影響するので、測定の精度が重要である。

[11:00 8/19]

ISC 2015に見る今後のスーパーコンピューティングの方向性 第17回 スパコンのメモリはどうなるのか(4)

ISC 2015において、SamsungのDaniel DG Lee氏が、同社のメモリ戦略を説明した。

[09:30 8/19]

2015年08月18日(火)

ISC 2015 - HPLを補うベンチマーク「HPCG」(後編)

HPCGは2014年6月のISC 2014からランキングが発表されているが、この時のエントリは15システムであった。それが2014年11月のSC14では25システム、今年7月のISC 2015では40システムと順調に伸びており、ベンチマークとして業界に受け入れられつつある。

[10:00 8/18]

ISC 2015に見る今後のスーパーコンピューティングの方向性 第16回 スパコンのメモリはどうなるのか(3)

MicronのMemory System開発担当のVPであるDean Klein氏はメモリテクノロジを概観し、今後、ストレージクラスのメモリが台頭し、メモリ階層の拡張は必至であると述べた。

[09:30 8/18]

2015年08月17日(月)

ISC 2015 - HPLを補うベンチマーク「HPCG」(前編)

TOP500のスパコンランキングは、「HPL(High Performance LINPACK)」というプログラムを実行する性能が使われている。N本の連立一次方程式を解くというプログラムだが、こうした問題は、科学技術計算ではよく出てくるので、20年あまり前にTOP500が始まった時以来、この問題が性能ランキングに使われている。

[10:00 8/17]

ISC 2015に見る今後のスーパーコンピューティングの方向性 第15回 スパコンのメモリはどうなるのか(2)

新しいメモリアーキテクチャに関しては、DRAMメモリのアーキテクチャを見直すのは効果がありそうな分野である。発展途上にあるNVM(Non Volatile Memory:不揮発性メモリ)を使い、ハイブリッドのメモリシステムを構成したり、メモリとストレージを融合させるアプローチも効果が得られそうな研究分野である。

[09:30 8/17]

2015年08月14日(金)

コンピュータアーキテクチャの話 第335回 キャッシュの実装を世代ごとに変化させてきたNVIDIA

NVIDIAは、L1Dキャッシュを持つ初代のFermi GPU、第2世代のKepler GPU、そして最近のMaxwell GPUにおいて、その実装方法が異なっている。

[10:00 8/14]

ISC 2015に見る今後のスーパーコンピューティングの方向性 第14回 スパコンのメモリはどうなるのか(1)

ISC 2015においてHPC向けのメモリとシステムはどうなるのかというセッションがあり、カーネギーメロン大学、Micron Technology、Samsung Electronicsの3者から発表が行われた。

[09:30 8/14]

2015年08月13日(木)

ISC 2015に見る今後のスーパーコンピューティングの方向性 第13回 将来のノードアーキテクチャはどうなるのか(7)

Hensbergen氏はバランスが重要であるという。米国の「FastForward IIプロジェクト」では5社が米国エネルギー省との契約を獲得したが、その1社がCrayで、ARM、Broadcomと共同でノードアーキテクチャの研究開発を行う。その中でARMはエネルギー省のアプリケーションの実行という観点から次世代アーキテクチャの評価を行う。そして、コアとメモリシステム、インタコネクトの良いバランスを検討するとのことである。

[09:30 8/13]

2015年08月12日(水)

ISC 2015に見る今後のスーパーコンピューティングの方向性 第12回 将来のノードアーキテクチャはどうなるのか(6)

ARMのシニアプリンシパル研究者のEric van Hensbergen氏は、バランス、柔軟性とパートナシップがExascaleのノードアーキテクチャとして重要であるという。

[09:30 8/12]

2015年08月11日(火)

ISC 2015に見る今後のスーパーコンピューティングの方向性 第11回 将来のノードアーキテクチャはどうなるのか(5)

現在のハードウェアアーキテクチャの構成を考えると、まず、数10個のコアをキャッシュコヒーレンシを保つチップ上のネットワークで結合したノードを作り、次のレベルとして、複数のノードを搭載するノードボードを作る。ノードボード上の各ノード間は、キャッシュコヒーレンシを維持するオンボードのネットワークで相互接続される。

[09:30 8/11]

2015年08月10日(月)

ISC 2015に見る今後のスーパーコンピューティングの方向性 第10回 将来のノードアーキテクチャはどうなるのか(4)

計算処理のための回路の消費エネルギーとブロック間を接続するグローバルな配線を駆動するための消費エネルギーが、微細化でどのように変化したかを示す図を見ると、回路の消費エネルギーは45nmプロセスから7nmまでに1/6に減少しているが、配線の駆動エネルギーは、60%にしか減少しない。結果として、微細化に伴ってグローバル配線を駆動するエネルギーの比率が大きくなる。このため、グローバル配線のエネルギーを減らすことが重要となる。

[13:00 8/10]

2015年08月07日(金)

ISC 2015に見る今後のスーパーコンピューティングの方向性 第9回 将来のノードアーキテクチャはどうなるのか(3)

続いて、IntelのExtreme-Scale Technologyの開発を担当するShekhar Borkar氏が、「HPC Node Architecture - What it is、& What it should be…」と題して発表を行った。

[13:00 8/7]

ISC 2015に見る今後のスーパーコンピューティングの方向性 第8回 将来のノードアーキテクチャはどうなるのか(2)

CPUはシングルスレッドの実行を速くすることに最適化した「LOC」である。一方、GPUは多数のスレッドを並列に実行するプロセサであり、個々のスレッドの開始から終了までの時間ではなく、単位時間にどれだけ多くの命令を実行できるかを重視した「TOC」である。

[09:00 8/7]

2015年08月06日(木)

ISC 2015に見る今後のスーパーコンピューティングの方向性 第7回 将来のノードアーキテクチャはどうなるのか(1)

ISC 2015において将来のノードアーキテクチャがどうなるのかというセッションが行われ、NVIDIAのアクセラレーテッドコンピューティング部門のSteve Oberlin CTO、IntelのフェローでデータセンターグループのディレクタのShekhar Borkar氏、ARMのEric van Hensbergen氏の3人が発表を行った。

[09:00 8/6]

2015年08月05日(水)

ISC 2015 - Green500はPEZY/ExaScalerが1~3位を独占

今年は、ISCの開催地がフランクフルトに移動した最初の年で6月に会場が確保できず、ISC 2015の開催が例年より1カ月遅れて7月になった。それに連動して、Green500へのサブミッションのデッドラインも1カ月遅れとなった。加えて、Green500を主催するWu Feng教授のお父上が亡くなるというご不幸が重なり、Green500の発表がさらに遅れて、8月1日の発表ということになった。

[15:56 8/5]

ISC 2015に見る今後のスーパーコンピューティングの方向性 第6回 IntelのAlan Gala氏が語った将来のシステムの方向性(後編)

化させず、かつ、消費電力の小さなオンパッケージのメモリだけを使っており、大幅に消費電力が低くなっているが、まだまだ、改善が必要である。

[09:00 8/5]

2015年08月04日(火)

省エネスパコンランキング「Green500」、理研の「菖蒲」が1位を獲得

理化学研究所(理研)は8月4日、ExaScalerおよびPEZY Computingと共同で一部設置を完了させた2PFLOPS級の液浸冷却スーパーコンピュータ(スパコン)「Shoubu(菖蒲)」の初期計測実験において計測された性能数値の1つである7.03GFLOPS/Wが、2015年8月1日付のスパコンランキングの消費電力性能部門「Green500」において、世界第1位を獲得したことを明らかにした。

[21:08 8/4]

ISC 2015に見る今後のスーパーコンピューティングの方向性 第5回 IntelのAlan Gala氏が語った将来のシステムの方向性(前編)

ISC 2015においてIntelのAlan Gala氏が、「将来のシステムの方向性(Future System Directions)」と題して講演を行った。Alan Gala氏はIBMでBlue Geneのアーキテクトとして活躍し、2010年にはSeymour Cray賞を受賞した高名なアーキテクトであるが、IBMがBlue Geneから撤退し、現在の所属はIntelとなっている。

[09:00 8/4]

2015年08月03日(月)

ISC 2015に見る今後のスーパーコンピューティングの方向性 第4回 ExaScaleシステムのエネルギーモデル(後編)

プロセサのコア面積であるが、微細化に伴い単純な縮小が行われる場合は面積はF2となるが、現実にはコア面積はF0.66、キャッシュ面積は赤破線でF1.2となっており、ムーアの法則には従っていないという。これは微細化に伴い、コアやキャッシュに使うトランジスタ数を増やして性能を向上させてきたためである。

[09:00 8/3]

2015年07月31日(金)

コンピュータアーキテクチャの話 第334回 キャッシュのコヒーレンスはどのように保たれているのか

CPUの場合は、マルチコアのチップの各コアのキャッシュはコヒーレンスが保たれており、常に、どのコアから見ても同じアドレスのデータの値は同じである。これはその時点のメモリデータを使って、どのコアでも仕事を引き継げるし、すべてのコアにおいて、アドレスで一意にデータを指定でき、複数のコアでの分業も容易であるという大きな利点がある。

[10:00 7/31]

ISC 2015に見る今後のスーパーコンピューティングの方向性 第3回 ExaScaleシステムのエネルギーモデル(前編)

ISC 2015で、ノートルダム大学のPeter Kogge教授の「Updating the Energy Model for Future Exascale Systems」という論文がGauss賞に選ばれ、受賞記念講演が行われた。なお、この賞は、数学分野のGauss賞とは別物である。

[09:00 7/31]

2015年07月30日(木)

ISC 2015に見る今後のスーパーコンピューティングの方向性 第2回 TOP500に見られる兆候(後編)

TOP500の中で最高の電力効率(GFlops/kW)のシステムの年次推移と、Top10システム、Top50システム、TOP500システムの電力効率の平均値をプロットしたものを見ると、最高効率のシステムのGFlops/kWは順調に伸びているように見える。しかし、そのグラフは片対数ではなく、リニアの目盛であり、GFlopsが指数関数で伸びるのには追い付かない。

[09:00 7/30]

2015年07月29日(水)

ISC 2015に見る今後のスーパーコンピューティングの方向性 第1回 TOP500に見られる兆候(前編)

TOP500は、HPLというベンチマークプログラムの性能でスーパーコンピュータ(スパコン)の性能のランキングを行い、上位500台のスパコンを発表する。今年のISCは開催が例年より1カ月遅れたが、通常は6月のISCと11月のSCで定期的に発表されており、今回は第45回の発表である。つまり、22年あまりの歴史的なデータの蓄積がある。

[09:00 7/29]

2015年07月24日(金)

ISC 2015 - Intelが語った次世代Xeon Phi「Knights Landing」 第4回 スカラとベクトル両方の性能向上を目論む今後のXeon Phiの方向性

半導体のトランジスタの微小化はまだ続き、高性能プロセサの世界ではコア数やスレッド数の増加や倍精度浮動小数点演算性能の向上が続く。また、電力効率やメモリバンド幅も改善が続くと楽観的な見通しが述べられた。そしてマルチコアのXeonではシリアル実行とパラレル実行の両方に対して最適化が行われる。メニーコアのXeon Phiは高度のパラレル実行や高度にベクトル化されたアプリの実行に最適化が行われる。ということで、用途に応じて使い分けがなされるので、両方のプロセサの開発が必要という。

[09:00 7/24]

2015年07月23日(木)

ISC 2015 - Intelが語った次世代Xeon Phi「Knights Landing」 第3回 DDRとMCDRAMの2種類のメモリを使い分けできるKNL

KNLでは、高バンド幅のMCDRAMと呼ぶ3D積層のメモリを8個搭載する。AMDやNVIDIAが使うHBMはDRAMチップだけを4枚積層したメモリである。これに対して、KNLで使用するMCDRAMは4枚のDRAMチップの下にロジックチップを積層した構造になっている。これは富士通のFX100スパコンなどで採用されているMicron製のHMCと同様にロジックチップを積層するメモリであるが、両者のロジックチップの機能は異なっている。このMCDRAMの容量は2GBで、8個合計で16GBの高バンド幅メモリとなる。

[09:00 7/23]

ISC 2015 - Student Cluster Competitionは精華大が優勝

6人の学生チームが、3kWの電力の範囲で動作する高性能のサーバクラスタを作り上げ、Top500のランキングにも使われるHPLと4つの科学技術計算アプリの実行性能を競う「Student Cluster Competition(SCC)」は人気が高く、11月のSCに併設して行われるもの、例年6月であるが、今年は7月開催となったISCに併設して行われるものと、Asia Supercomputer Communityが主催するアジアの大学チームが競うASCと年間3回開催されている。

[08:00 7/23]

2015年07月22日(水)

ISC 2015 - Intelが語った次世代Xeon Phi「Knights Landing」 第2回 3D積層メモリ「MCDRAM」との1パッケージ化でメモリバンド幅を大幅に向上

KNLのコアは、Atomに使われているSilvermontコアをベースにしているが、次の図にリストされているように多くの改良が加えられている。そして、2個のコアとそれらで共有される1MBのL2キャッシュ、メッシュインタコネクトを構成するHUBからなるタイルを単位として構成されている。

[09:00 7/22]

2015年07月21日(火)

ISC 2015 - Intelが語った次世代Xeon Phi「Knights Landing」 第1回 3種類の製品形態での提供が計画されている次世代Xeon Phi

フランクフルトで開催されたISC 15のワークショップにおいてIntelの次世代Xeon Phiである「Knights Landing」のチーフアーキテクトのAvinash Sodani氏が、Knights Landingのアーキテクチャについて発表を行った。なお、Knights Landingの発売は2016年の予定である。

[13:33 7/21]

2015年07月17日(金)

コンピュータアーキテクチャの話 第333回 GPUにおける1スレッドあたりのキャッシュ容量の考え方

最近のハイエンドGPUは、NVIDIAで言うとSM(Streaming Multiprocessor)が1チップに複数(GK110チップの場合15個)集積されているという構造になっている。そして、KeplerアーキテクチャのGPUの場合は、1つのSMに192個のCUDAコアと呼ぶ実行ユニットが入っている。つまり、192×15=2880個の実行ユニットが1チップに搭載されている。

[10:00 7/17]

2015年07月15日(水)

ISC 2015 - 中国、独自開発アクセラレータで天河二号のアップグレードを計画

2015年7月のTOP500を含めて連続5回、1位を続けている中国のスパコン「天河二号(Tianhe-2)」であるが、このマシンに使用されているXeon CPUやXeon Phiアクセラレータは軍事目的には使用しないという条件で、米国からの輸出が許可されている。また、天河一号もIntelのCPUとNVIDIAのGPUを使用しており、同じ制約が課せられているという。

[16:06 7/15]

2015年07月14日(火)

ISC 2015 - 京コンピュータがビッグデータ処理のGraph500で世界一を奪還

ドイツのフランクフルトで開催中のISC 2015において、ビッグデータ処理の性能を測定するGraph500ベンチマークで、理化学研究所 計算科学研究機構(理研AICS)の京コンピュータが1位となったことが発表された。これは、科学技術振興機構(JST)の戦略的創造研究推進事業CRESTの九州大学(九大)の藤澤克樹教授の率いるグループの成果である。このグループには、九大の他に、東京工業大学、京コンピュータを運用している理研AICS、京コンピュータを開発した富士通などが含まれている。

[18:22 7/14]

2015年7月のスパコン性能ランキング「TOP500」 - トップ5に変動なし

独フランクフルトにて開催されているスーパーコンピューティングに関する国際会議「ISC(International Supercomputing Conference)2015」において、7月13日(独時間)、スーパーコンピュータ(スパコン)の処理能力ランキング「TOP500」の2015年7月版が発表された。

[18:01 7/14]

スパコン「京」がグラフ解析性能を競うGraph500で世界1位を奪還

理化学研究所、東京工業大学、九州大学、富士通、アイルランドのユニバーシティ・カレッジ・ダブリンらの国際研究グループは7月14日、ビッグデータ処理に関するスーパーコンピューターの国際的な性能ランキングであるGraph500において、スーパーコンピューター「京」が2014年6月以来となる1位を獲得したと発表した。

[17:23 7/14]

2015年07月13日(月)

フランクフルトでISC 2015が開幕

2015年7月12日にドイツのフランクフルトにおいて、「ISC(International Supercomputing Conference)2015」が開幕した。11月に米国で開催されるSCと並んで、Top500の結果が発表されるスパコン関係での2大学会イベントである。昨年まではライプチヒで開催されていたが、今年から会場をフランクフルトに移しての開催である。

[11:57 7/13]

2015年07月10日(金)

富士通研など、災害時のインフラ復旧作業スケジュールの高速立案技術を開発

富士通研究所と九州大学 マス・フォア・インダストリ研究所は7月10日、災害時のライフラインや交通網などのインフラの復旧対策として、スーパーコンピュータ(スパコン)を活用し、最適な復旧作業のスケジュールを高速に立案する技術を開発したと発表した。

[15:01 7/10]

最大2.62TFlopsの倍精度演算性能を提供 - AMD、GPU「FirePro S9170」を発表

AMDは7月8日(米国時間)、最大5.24TFlopsの単精度演算性能、ならびに最大2.62TFlopsの倍精度演算性能を提供する32GBメモリ搭載のサーバ向けGPUカード「AMD FirePro S9170」を発表した。

[08:00 7/10]

2015年07月09日(木)

住友ゴム工業、「京」や「SPring-8」を用いた新材料開発技術が今年中に完成

住友ゴム工業はこのほど、スーパーコンピュータ「京」など最先端設備の活用により、新材料開発技術「ADVANCEDアドバンスド 4Dフォーディ NANOナノ DESIGNデザイン」が2015年中に完成すると発表した。

[07:00 7/9]

2015年07月03日(金)

理研に設置されたExaScaler/PEZYの液浸スパコンシステム「Shoubu(菖蒲)」

6月25日に理化学研究所(理研)とPEZY、ExaScalerは、理研の情報基盤センターへのスーパーコンピュータ(スパコン)「Shoubu(菖蒲)」の設置を行い、6月末には一部試験稼働の予定と発表した。理研の菖蒲スパコンは、高エネルギー加速器研究機構(KEK)に設置された「Suiren Blue(青睡蓮)」と同じExaScaler-1.4マシンであるが、Suiren Blueは1液浸槽であるのに対して5液浸槽の構成となっている。Suiren Blueの発表資料では、ピーク演算性能は428.3TFlopsとなっており、5液浸槽では2141.5GFlopsと国内有数の規模になる。

[11:00 7/3]

コンピュータアーキテクチャの話 第332回 シェアードメモリとキャッシュメモリは何が違うのか

シェアードメモリの場合は、デバイスメモリからデータをコピーしてくると、それは単なるデータ(値)であり、元のデバイスメモリのアドレスとは関係が切れてしまう。したがって、シェアードメモリのデータは、シェアードメモリに付けられたアドレスを指定してアクセスすることになる。

[10:00 7/3]

2015年07月02日(木)

Altera、SoC FPGAベースのストレージリファレンスデザインを発表

Alteraは7月1日(米国時間)、デュアルコア ARM CortexA9プロセッサ内蔵のSoC FPGA「Arria 10 SoC」ベースのストレージ・リファレンス・デザインを開発したと発表した。

[18:09 7/2]

2015年06月25日(木)

PEZYとExaScaler、理研に2PFlops級の液浸冷却スパコン「Shoubu」を設置

PEZY ComputingとExaScalerは6月25日、理化学研究所(理研)と「ExaScalerを用いたアプリ性能とデータセンター設備の評価」に関する共同研究契約を締結し、理研情報基盤センターにExaScaler-1.4を用いた2PFlops級の液浸冷却スーパーコンピュータ(スパコン)「Shoubu(菖蒲)」を設置すると発表した。

[16:33 6/25]

2015年06月22日(月)

日本SGI、東大から理論演算性能2.65PFlopsの次期スパコンシステムを受注

日本SGIは6月22日、東京大学物性研究所(ISSP)の次期スーパーコンピュータ(スパコン)システムを受注したと発表した。

[18:20 6/22]

2015年06月19日(金)

2015年7月のGreen500に狙いを定めるKEKの液浸スパコン「ExaScaler-1.4」 - PEZYとExaScalerの挑戦

6月12日にPEZY ComputingとExaScalerは、高エネルギー加速器研究機構(KEK)にスーパーコンピュータ(スパコン)「ExaScaler-1.4(ES-1.4)」の設置を始めたことを発表した。この時期にES-1.4の設置を発表するのは、この7月にはGreen500のランキングを前回の2位から引き上げて1位を狙うという意図があるのは明らかである。

[11:00 6/19]

コンピュータアーキテクチャの話 第331回 汎用の科学技術計算におけるGPUのキャッシュの必要性

各々のスレッドは自分専用のレジスタファイルだけをアクセスして処理を行う構造になっており、他のスレッドのレジスタファイルをアクセスすることはできないので、スレッド間でのデータのやり取りはできない。このため、スレッド間でデータのやり取りを行う場合には、シェアードメモリを使う。同一グループの32スレッドは同じシェアードメモリを使うので、スレッド1がアドレスAに書いたデータを、スレッド2がアドレスAを読むことで受け取ることができる。

[10:00 6/19]

2015年06月18日(木)

東芝、盗聴が理論上不可能な量子暗号通信システムの実証実験を実施へ

東芝は6月18日、盗聴が理論上不可能な量子暗号通信システムにより、ゲノム解析データの通信を行う実証試験を8月31日から開始すると発表した。

[16:36 6/18]

NVIDIAのディープラーニングフォーラム2015から見えた国内企業の開発状況 第4回 学習済みのネットワークを部品として流通させる取り組みを進めるベンチャー

クロスコンパスは東京工業大学(東工大)発のベンチャーで、東工大の人工知能研究を商業化するために2011年10月に設立された会社であり、2012年のILSVRCでのSupervisionの圧勝をみて、ディープラーニングの調査を始め、2015年4月10日にクロスコンパス・インテリジェンスを立ちあげたという。今回、NVIDIAディープラーニングフォーラムにおいて、佐藤聡 CTOが同社の状況と技術について講演を行った。

[10:00 6/18]

2015年06月16日(火)

NVIDIAのディープラーニングフォーラム2015から見えた国内企業の開発状況 第3回 モバイルの分野でディープラーニングを活用

東京大学(東大)発のベンチャーで、スマートフォン(スマホ)などのカメラで撮影した画像の処理ソフトに強みをもっているモルフォのモバイルイメージングに対するディープラーニングについて、同社のシニアリサーチャの大熊 顕至氏がNVIDIAのディープラーニングフォーラムで講演を行った。同社はこれまでディープラーニングを手掛けていることを発表しておらず、これが最初の発表であるという。

[10:30 6/16]

2015年06月15日(月)

ExaScalerとPEZY、KEKに第2世代液浸冷却スパコン「Suiren Blue」を設置

ExaScalerとPEZY Computingは6月12日、液浸冷却特化型小型スーパーコンピュータ(スパコン)の第2世代システム「ExaScaler-1.4」を、高エネルギー加速器研究機構(KEK)の計算科学センターに、「Suiren Blue(青睡蓮)」として追加設置する作業を開始したと発表した。

[12:56 6/15]

2015年06月11日(木)

NVIDIAのディープラーニングフォーラム2015から見えた国内企業の開発状況 第2回 IoTにフォーカスしたディープラーニングシステムを開発するベンチャー

Preferred Networksは、東京大学発のベンチャーの「Preferred Infrastructure」から2014年10月にスピンオフした会社で、IoTにフォーカスし、ディープラーニングなどの最新の技術を開発している。

[10:00 6/11]

2015年06月10日(水)

PEZYが開発した液浸スパコン「ES-1.4」向け高密度計算ノードを読み解く

2014年11月のGreen500で2位となり、一躍、知名度を上げたPEZY ComputingとExaScalerは、「ExaScaler-1.5」という新機種の開発を表明していた。このほど、PEZYはこの新機種用の高密度計算ノードが動き始めたことを発表した。

[09:00 6/10]

2015年06月09日(火)

HGST、Active Archiveアプリ向けに10TB HDDの出荷を開始

HGSTは6月9日(米国時間)、次世代のActive Archiveアプリケーション向けに10TBの記録容量を実現したHDD「Ultrastar Archive Ha10」の出荷を開始したと発表した。

[17:52 6/9]

NVIDIAのディープラーニングフォーラム2015から見えた国内企業の開発状況 第1回 ディープラーニングシステムを作りたい人の参考になる手形状の認識システム

NVIDIAの「ディープラーニングフォーラム2015」では国内の4つの会社がディープラーニングの開発状況を発表した。3月に米国で開催されたGTC2015ではGoogle、Baidu、Facebookという大手の発表と、エマージングテクノロジの展示で多くのベンチャー企業の発表とデモがあったが、国内では大企業の発表は無く、今回発表した各社も、まだ、完成度がいまいちという感じで、米国に追いつくための努力中という印象であった。

[10:00 6/9]

2015年06月08日(月)

PEZY、ExaScalerの次世代液浸冷却HPCシステム向けの演算処理システムを開発

PEZY Computingは6月5日、ExaScalerの第2世代液浸冷却専用HPCシステム向けに最適化した演算処理システムの最小構成モデルを開発し、液浸冷却環境下での初期動作の確認に成功したと発表した。

[15:36 6/8]

富士通、ExaScalerに出資 - 共同開発や事業展開の協業などを模索

ExaScalerは6月5日、富士通のコーポレートベンチャーファンドからの出資を受け入れ、今後は両社の間で、共同開発や事業展開などの協業についての検討を進めていく計画であることを発表した。

[15:08 6/8]

2015年06月05日(金)

コンピュータアーキテクチャの話 第330回 レジスタファイルとシェアードメモリ

レジスタファイルは高速でアクセスができ、バンド幅も非常に広いが、容量は制限される。このため、GDDR5 DRAMで作られる大容量のデバイスメモリが接続されるが、デバイスメモリはアクセス速度が遅いので、この差を埋めるため、メモリ階層が設けられる。

[10:00 6/5]

2015年06月01日(月)

ExaScaler、豊田通商と販売代理店契約を締結

ExaScaleは6月1日、トヨタグループの総合商社である豊田通商と、ExaScalerが開発する液浸冷却高速演算システム、液浸冷却装置、およびこれらの関連製品に関して、日本国内における販売代理店契約を締結したと発表した。

[17:37 6/1]

核融合科学研究所、総合理論演算性能2.62PFLOPSの新スパコンシステムを稼働

核融合科学研究所は6月1日、スーパーコンピュータシステム「プラズマシミュレータ」を、従来システム比で8倍以上の演算性能を有するシステムへと更新し、同日より稼働を開始したと発表した。

[14:07 6/1]

ディープラーニングの先にあるものとは? - 東大 松尾准教授が語った人工知能の未来(後編)

第2次のブームが去った冬の時代にもコツコツと研究を続けたトロント大学のHinton教授の提案した、オートエンコーダの考え方でブレークスルーが起こった。

[08:00 6/1]

2015年05月29日(金)

ディープラーニングの先にあるものとは? - 東大 松尾准教授が語った人工知能の未来(前編)

5月26日に開催されたNVIDIAの「ディープラーニングフォーラム2015」において、東京大学の松尾豊 准教授が「人工知能の未来-- ディープラーニングの先にあるもの--」と題して講演を行った。人工知能のこれまでの歴史から、最新のディープラーニングの研究状況、そして、その先に来るものについて分かりやすく説明されており、非常に参考になる講演であった。

[10:49 5/29]

2015年05月28日(木)

予想を上回る熱気で開催されたNVIDIAのディープラーニングフォーラム2015

NVIDIAは2015年5月26日、東京・秋葉原のベルサール秋葉原にて「ディープラーニングフォーラム2015」を開催した。既報のように、3月に米国で行われたGTC2015はディープラーニング一色で、それを受けて、4月に国内でディープラーニングセミナーを開催したが、定員120名に対して800人以上の申し込みがあり、大部分の希望者が参加できなかったという。そのため、今回はベルサールのホールAに会場を移したのであるが、それでも540人しか収容できないところに1100名から応募があり、半分の人があぶれるという結果となったという。ということで、ディープラーニングに対する関心は、NVIDIAの予想を上回る熱気である。

[10:00 5/28]

2015年05月26日(火)

NEC、最新世代ベクトル型スパコンを地球シミュレータとしてJAMSTECに納入

NECは5月26日、同社の最新世代となるベクトル型スーパーコンピュータ(スパコン)「SX-ACE」を海洋研究開発機構(JAMSTEC)に納入したと発表した。JAMSTECでは、同スパコンを「地球シミュレータ」として6月1日より運用を開始する予定としている。

[20:54 5/26]

2015年05月22日(金)

コンピュータアーキテクチャの話 第329回 GPUは膨大なバンド幅をどうやって実現しているのか?

GPUは超マルチスレッドの超並列の高性能プロセサである。NVIDIAの「K40 GPU」に使用されている「GK110B GPUチップ」には単精度浮動小数点演算器が192×15=2,880個搭載されている。これらの積和(A+=B×C)演算を連続して実行し、最高性能を引き出そうとすれば、 1回あたりA、B、Cの3つの値を供給し、更新されたAの値を格納する必要がある。つまり、毎サイクル4×2,880=11,520個の32bitデータの読み書きが出来なければならない。これは46,480バイトであり、クロックが1GHzとすると46.48TB/sのバンド幅を必要とする。

[10:00 5/22]

COOL Chips XVIII - Intelの14nmプロセサ「Broadwell」の電力管理技術(後編)

Broadwellでは、CPUパッケージに搭載した「FIVR」をフル活用して、電力低減を行っている。従来は、安定化電源はマザーボードに実装され、プリント板配線でチップに接続していたがFIVRは多系統の安定化電源をプロセサチップに内蔵し、「Core0」、「Core1」、「Graphics0」、「Graphics1」、「Cache」、「System Agent」、「IO digital」、「IO Analog」といった複数の系統の電源を実現している。

[09:00 5/22]

2015年05月21日(木)

COOL Chips XVIII - Intelの14nmプロセサ「Broadwell」の電力管理技術(前編)

COOL Chips XVIIIにおいて、Intelは14nmプロセスで製造するCore Mプロセサ(開発コード名:Broadwell-Y)の電力管理について発表した。携帯機器への使用をターゲットするプロセサでは、ファンレスの動作や電池の寿命が重要なファクタであり、電力管理は重要な技術となっている。また、電力管理で低電力化することは、元と同じ電力を使えばより高い性能が得られるので、高性能化にも寄与する。

[08:00 5/21]

2015年05月20日(水)

COOL Chips XVIII - 組込みからHPCまで対応する小型サーバ「EuroServerプロジェクト」(後編)

すべてのプロセサに対して、まったく同じ順序でメモリアクセスが行われたように見えるという逐次一貫性をメモリにもたせることは非常にコストが掛かるが、データセンターのワークロードでは逐次一貫性は必要が無いという知見が得られたので、EUROSERVERでは、Unimemという簡素なメモリモデルを用いることにしたという。

[08:00 5/20]

2015年05月19日(火)

COOL Chips XVIII - 組込みからHPCまで対応する小型サーバ「EuroServerプロジェクト」(前編)

COOL Chips XVIIIにおいて、ARMのテクノロジとシステムのディレクタのJohn Goodacre氏が「Riding the Perfect Storm, Bringing Mobile Compute to the Data Centre」と題して基調講演を行った。Goodacre氏は、マンチェスター大学の教授でもある。

[10:00 5/19]

2015年05月15日(金)

COOL Chips XVIII - Wisconsin-Madison大学のOpen GPU「Miaow」

COOL Chips XVIIIにおいてWisonsin-Madion大学のグループが「MIAOW」と呼ぶオープンなGPUを発表した。RTLなどが公開されているCPUは、メーカーが公開しているOpenSPARCやLEON SPARCや大学などが開発したFabScalarなど各種のものがあり、これらをベースにマイクロアーキテクチャを変更して、その効果を検証するという研究ができるのであるが、GPUではこのようなオープンなものが無く、研究環境がない。MIAOWは、RTLを公開するオープンなGPUを提供することを目的としており、このRTLを自由に変更してGPUアーキテクチャの研究を行うことができる。

[11:00 5/15]

2015年05月11日(月)

PEZY、近接チップ間無線通信技術を手掛ける米ThruChipを子会社化

PEZY Computingは5月8日、磁界結合を用いた、高速・低消費電力を特徴とする近接チップ間無線通信技術(ThruChip Interface:TCI)を手掛ける米ThruChip Communicationsの全株主と、2015年6月末までに3分の2超となる支配株式の取得、ならびに残る株式を2016年2月までにすべて買い取り、完全子会社化する契約を締結したと発表した。

[12:33 5/11]

2015年05月08日(金)

コンピュータアーキテクチャの話 第328回 「GPU」はスループット重視のプロセサ

GPUはスループット(シングルスレッドの性能ではなく、全スレッドの合計の仕事量)重視のプロセサである。演算あたりのエネルギーを抑えるため、低電源電圧で低いクロックで処理する場合は、一定の処理性能を実現するためには、クロックに逆比例して多くの論理ゲートが必要となる。

[10:00 5/8]

COOL Chips XVIII - 自動運転の現状と将来 第4回 自動運転に関するパネルディスカッション

COOL Chips XVIIIにおいて、自動運転に関するパネルディスカッションが行われた。進行役兼モデレータは、名古屋大学の加藤 准教授、パネラーは、東芝のSoCを発表した宮森氏、デンソー基礎研究所先端研究部社会科学研究室長の鎌田忠氏、IntelのChief Advanced Service Architect and Directorの野辺継男氏、HEREのConnected DrivingのAPACのヘッドのMandali Khalesi氏の4名である。これらの4氏のポジショントークを紹介する。

[08:00 5/8]

みずほ情報総研など、ナノバイオ界面での相互作用解析向け計算手法を開発

みずほ情報総研は5月7日、生体親和材料である「ハイドロキシアパタイト」と「微小タンパク質(人造ペプチド)」の相互作用の系統的な大規模計算解析に成功したと発表した。

[07:00 5/8]

2015年05月07日(木)

Intel、ミッションクリティカル分野向け新プロセッサ「Xeon E7 v3」を発表

Intelは5月5日(米国時間)、ミッションクリティカルな基幹業務やビジネスインテリジェンス/分析、仮想化などの分野向けXeonプロセッサの新ファミリ「Xeon E7 v3ファミリ」を発表した。

[11:48 5/7]

COOL Chips XVIII - 自動運転の現状と将来 第3回 名古屋大学が中心となって開発を進める自動運転技術

COOL Chips XVIIIの特別招待講義として、名古屋大学(名大)の加藤真平 准教授が、自動運転の現状と、加藤先生の研究室での開発状況を説明した。

[08:00 5/7]

2015年05月01日(金)

COOL Chips XVIII - 自動運転の現状と将来 第2回 1900GigaOps/sの性能を実現する東芝の第4世代画像認識プロセッサ

COOL Chips XVIIIにおいて、東芝の宮森高氏が同社の画像認識プロセッサ「Visconti」について発表を行った。

[08:00 5/1]

2015年04月27日(月)

COOL Chips XVIII - 自動運転の現状と将来 第1回 カメラの映像の変化から車の位置を検出する手法を用いるルネサスのSoC

今回のCool Chips XVIIIでは名古屋大学の加藤真平 准教授の招待講演、加藤先生をモデレータとする自動運転に関するパネル、そして、ルネサス エレクトロニクスと東芝のADAS(Advanced Driver Assistance Systems:先進運転支援システム)用のLSIの発表が行われ、自動運転がメインテーマであるかの様相を呈していた。これらの発表に関して、ルネサス、東芝の論文発表、加藤先生の招待講義、パネルディスカッションの順に紹介していく。

[07:00 4/27]

2015年04月24日(金)

コンピュータアーキテクチャの話 第327回 CMOSにおける消費エネルギーと動作速度の関係

CMOS論理ゲートの出力の1回のスイッチに伴う消費エネルギーは0.5C×(Vの2乗)である。ここでCは論理回路の負荷容量、Vは電源電圧である。この式にはクロック周波数fは含まれておらず、同じ回数のスイッチであれば、クロックを上げて短い間隔スイッチしても、低いクロックでゆっくりした間隔でスイッチしても消費エネルギーは変わらない。

[10:00 4/24]

2015年04月17日(金)

COOL Chips XVIIIが今年も開催 - 8カ国から約160名が参加

2015年4月13日から15日に掛けて、横浜情報文化センターで「COOL Chips XVIII」が開催された。

[15:49 4/17]

GTC 2015 - 統計的データ処理で宇宙を理解する

GTC 2015で「Statistics of the Universe: Exa-calculations and Cosmology's Data Deluge」という発表があった。こんなアプローチがあるのかという点で興味深い発表であったので紹介する。

[15:24 4/17]

GTC 2015 - 巨大電波望遠鏡「SKA」でパルサーを見つける

「Square Kilometer Array(SKA)」は巨大な電波望遠鏡である。チリのAtacama高地に作られたALMA電波望遠鏡の全パラボラアンテナの受信面積の合計は約650平方メートルであるが、SKAはその名の通り、1平方キロメートルの受信面積を目指している。

[12:33 4/17]

GTC 2015 - スタートアップの興味深い展示

今年のGTCではスタートアップの会社の展示コーナーが設けられ、20社程度が出展していた。その中で興味深かった展示を紹介する。

[11:11 4/17]

2015年04月16日(木)

GTC 2015 - MPIを使ったマルチGPUのプログラミング「高性能化編」

NVIDIAは、CUDA4以降、UVA(Unified Virtual Addressing)という機能をサポートしている。CPUとGPUを単純にPCIeで繋いだ場合は、両者のメモリは独立で、CPUメモリの0番地とGPUメモリの0番地の両方が存在することになる。

[12:34 4/16]

PEZYとUltra Memory、独自技術を用いた超広帯域3D積層DRAMの開発に着手

2014年11月のGreen500で2位となった高エネルギー加速器研究機構(KEK)の睡蓮スパコンを開発したPEZY ComputingとExaScalerであるが、実は、PEZYグループには、もう1社、Ultra Memoryという会社がある。

[11:25 4/16]

NTT、光の送受信装置のみで長距離量子通信を可能とする量子中継方式を発表

NTTとトロント大学の研究チームは4月15日、長距離量子通信に必要となる「量子中継」に、「物質量子メモリ」が必須であるというこれまでの説を覆し、光の送受信装置のみで実現できる「全光量子中継方式」を理論的に提唱したと発表した。

[08:00 4/16]

GTC 2015 - MPIを使ったマルチGPUのプログラミング「基礎編」

GTC 2015において、MPIを使うマルチGPUプログラミングというチュートリアルセッションが行われた。これからマルチGPUのシステムのプログラムを作ろうという人には役立ちそうな内容であるので紹介する。

[07:30 4/16]

2015年04月15日(水)

GTC 2015 - 東大/筑波大のTightly Coupled Accelerator「TCAの性能編」

TCAの2つのノードのGPUに間を往復するピンポン通信を行った場合のレーテンシを示したグラフを見ると、データサイズが小さい場合、CPU間のPIOでは0.8μs、CPU間のDMAでは1.8μs、GPU間では2.0μsとなっているが、オハイオ州立大学の「MVAPITCH2」はGPU Directを使った場合で4.5μsとなっている。しかし、MVAPITCH2の開発者であるD.K.Panda教授は、「最新版ではもっと速くなっている」と、最新版のデータを出して反論した。

[13:11 4/15]

GTC 2015 - 東大/筑波大のTightly Coupled Accelerator「システム構成編」

筑波大学と東京大学(東大)のTCAに関しては2014年のGTCでも発表されているが、昨年は動き始めた時点での発表であり、実測データはあまり含まれていない発表であった。しかし、今年は1年を経過して、実測データを豊富に含んだ発表となったので、復習を兼ねた「システム構成編」実測性能をまとめた「システム性能編」をお届けする。

[08:00 4/15]

2015年04月14日(火)

GTC 2015 - 米国の次世代スパコン「Summit」

米国は、次世代のフラグシップスパコンである「Summit」の導入に向けた準備を加速しており、その状況についてGTC 2015で発表が行われた。Oak Ridge National Laboratoryが導入するSummitは、現在Top500 2位のTitanの後継となるマシンである。このマシンはIBMが主契約者となり、NVIDIAとMellanoxが協力するという体制で開発される。

[13:09 4/14]

GTC 2015 - ヘテロジニアスHPCとNVLINK

GTC 2015においてNVIDIAのTesla関係のCTOであるSteve Oberlin氏がCPUとGPUを組み合わせるヘテロなHPCと、それに対してNVLINKがどのような効果を持つかについて発表を行った。

[07:00 4/14]

2015年04月10日(金)

GTC 2015 - DDNのバーストバッファテクノロジ

GTC 2015においてDDN(Data Direct Networks)のJeff Sissili氏が同社のバーストバッファテクノロジについて発表を行った。Data Direct Networksという社名になじみのない読者も多いかと思うが、同社はスパコン用の並列ファイルシステムのトップメーカーであり、独特の赤い筐体は多くのスパコンセンターで目に付く存在である。

[15:00 4/10]

GTC 2015 - Deep Learning用のCUDAライブラリ「cuDNN」

NVIDIAはGPUに最適化したライブラリを各種、開発、提供しているが、その一環として、Deep Neural Network(DNN)開発用のcuDDNというライブラリがある。このcuDNNの概要がGTC 2015で発表された。なお、cuDDNは昨年9月に第1版がリリースされ、現在は改良版の第2版がリリースされているという状態である。

[13:00 4/10]

コンピュータアーキテクチャの話 第326回 1ビット訂正ハミングコード

まず、4行15列の表を作り、縦方向に2進数で0001、0010、0011、…、1111と順に書き込んで行く。そして上に行を追加して、各列の意味を書き込む。ここで、"1"が1つしかない列はC、2つ以上の"1"がある列はDとして、順番に番号を付けていく。C列はチェックビット、D列はデータビットに対応する。

[10:00 4/10]

GTC 2015 - GPUはどの程度エラーするのか?

GPUはどの程度エラーするのかについて、Oak Ridge National Laboratory(ORNL)のJim Rogers氏がGTC 2015で発表を行った。ORNLはTop500 2位のTitanスパコンを擁する研究所である。TitanはCRAYのXK7スパコンで、18,688個のNVIDIA XK20x GPUを使うシステムである。

[09:00 4/10]

2015年04月09日(木)

GTC 2015 - Deep Learningを理解する(後編)

多くの対象物が含まれている画像の認識は難しいのであるが、次の例のような写真では食べ物が確度16%で第1候補、夕食が3.1%、バーベキューが2.9%マーケットが2.5%、食事と七面鳥が1.4%でなかなか良い認識が並んでいる。元の画像は247KBで処理時間は110msである。

[16:00 4/9]

GTC 2015 - Deep Learningを理解する(中編)

当初は学習に使える画像が少なかったが、スタンフォード大がImageNetを立ち上げ、現在では2万カテゴリのラベル付けがされた、1400万枚の画像が集められている。ImageNetでは、毎年、 ImageNet Large Scale Visual Recognition Challengeという画像認識のコンペが行われている。昨年のILSVRC2014では45万6567枚のトレーニング用の画像が提供された。これらの画像には200カテゴリの画像が含まれている。そして、2万121枚のバリデーション用画像が提供されており、これを使って学習したモデルの振舞いを確認する。

[14:00 4/9]

GTC 2015 - Deep Learningを理解する(前編)

GTC 2015において、Facebookの研究者であるRob Fergus氏が「Visual Object Recognition Using Deep Convolutional Neural Networks」と題する発表を行った。この記事はFergus氏の発表を中心にしているが、ImageNet関係の情報などを筆者が補足しており、発表に含まれない情報も入っている。

[12:01 4/9]

2015年04月08日(水)

GTC 2015 - NVIDIAの新製品発表とDeep Learning

GTC 2015の基調講演で、Jen-Hsun Huang CEOは4つ発表を行った。そのうちの1つTitan Xの発表については、すでにレポートしたので詳しくは触れないが、3072コアを集積するMaxwellアーキテクチャのGM200チップを使うトップエンドのコンシューマ向けGPUである。ハイエンドのGTX 980と比較するとCUDAコア数は1.5倍に増加し、コアクロックは多少低めに抑えられているが、ほぼコア数に比例して演算性能が向上している。

[15:00 4/8]

GTC 2015 - Baidu(百度)のDeep Learning

GTC 2015では、 BaiduのチーフサイエンティストのAndrew Ng氏が3人目の基調講演を行った。中国のBaidu(百度)は日本では馴染みが薄いが、世界的にもGoogleに次いで2位の規模の大手検索サイトである。

[13:00 4/8]

GTC 2015 - GoogleのDeep Learning

GoogleのシニアフェローのJeff Dean氏が、GTC 2015においてGoogleのDeep Learningについて基調講演を行った。

[09:00 4/8]

理研、新スパコンシステム「HOKUSAI GreatWave」を稼働

理化学研究所(理研) 情報基盤センターは、2015年4月1日より新スーパーコンピュータ(スパコン)システム「HOKUSAI GreatWave(HOKUSAI-GW)」の稼働を開始したと発表した。

[07:00 4/8]

2015年04月07日(火)

IDTとCERN、LHCとデータセンターでのデータ分析の高速化に向け共同研究

IDTは4月7日、欧州原子核研究機構(CERN)と3年間の共同研究に入ったと発表した。

[16:06 4/7]

GTC 2015 - Deep Learning一色となった基調講演

NVIDIAが主催する「GPU Technology Conference(GTC)」は、昨年と同じSan Jose McEnery Convention Centerで開催された。1400ドルという高額の参加費にもかかわらず4000人以上が参加するという人気のある学会である。昨年と同じ会場であるが、人気セッションは人が集まりすぎて早く行かないと、満員で発表会場に入れないという事態が幾つも起こっており、昨年より参加者が増えている感じである。

[15:45 4/7]

2015年04月02日(木)

Green500 1位相当の性能を計測したKEKの小型スパコン「Suiren(睡蓮)」

2014年11月のGreen500では、ドイツのGSI Helmholtz Centerの「L-CSC」というマシンが5,271.81MFlops/Wで1位、高エネルギー加速器研究機構(KEK)の小型スーパーコンピュータ(スパコン)「Suiren(睡蓮)」は4,945.63MFlops/Wで、惜しくも2位となった。しかし、既報のように、ソフトウェアのチューニングにより、このほど全区間電力での性能として、L-CSCを超える5452MFlop/Wを達成したと発表された。

[15:43 4/2]

KEK、小型スパコン「Suiren(睡蓮)」でGreen500 1位を上回る性能/Wを達成

2014年11月のGreen500では、ドイツのGSI Helmholtz Centerの「L-CSC」というマシンが5,271.81MFlops/Wで1位、高エネルギー加速器研究機構(KEK)の「Suiren(睡蓮)」は4,945.63MFlops/Wで、惜しくも2位となったが、このほど、ExaScalerとPEZYは、HPLプログラムの改良により、L-CSCの記録を上回る性能/Wを達成したと発表した。

[10:11 4/2]

ExaScalerの小型スパコン「ExaScaler1」、Green500の1位相当に性能を改善

ExaScalerは3月31日、同社とPEZY Computingが共同で開発した液浸冷却小型スーパーコンピュータ(スパコン)「ExaScaler1」の性能を改善させ、2014年11月に発表されたスパコン消費電力ランキング「The Green 500 List」の世界第1位に相当する性能を達成したと発表した。

[09:00 4/2]

2015年03月31日(火)

メラノックス、日本国内で100Gbps EDR InfiniBand製品のサンプル出荷を開始

メラノックス・テクノロジーズ(メラノックス)は3月31日、日本国内で同社の100Gbps EDR InfiniBand製品のサンプル出荷を開始したと発表した。

[16:35 3/31]

常温かつ小型の量子コンピュータの実現に前進 - 東大、量子テレポーテーションの心臓部の1チップ化に成功

東京大学(東大)は2015年3月31日、量子コンピュータの実現に向け、装置の心臓部となる量子もつれの生成・検出部分を半導体技術などを用いて1チップ化することに成功したと発表した。

[15:15 3/31]

2015年03月30日(月)

OKIとNTT、伝送距離と伝送容量を拡大するPON技術を共同で開発

OKIとNTTは、波長多重技術を用いて経済的に伝送距離と伝送容量を拡大するPON技術を共同開発した。

[14:04 3/30]

NICTなど、1本で36コアかつ全コア3モード伝搬が可能な光ファイバを開発

情報通信研究機構(NICT)は、住友電気工業、横浜国立大学、オプトクエストと共同で、1本の光ファイバのコア数36で、なおかつすべてのコアで3モード伝搬の光ファイバを開発した。

[13:59 3/30]

2015年03月27日(金)

東大、量子の非局所性を高精度かつ厳密に検証することに成功

東京大学の古澤明教授らは、長年物理学における課題であった「量子の非局所性」を初めて厳密に検証することに成功したと発表した。

[11:15 3/27]

2015年03月25日(水)

IEEEの国際会議「Cool Chips XVIII」 - 4月13日から横浜で開催

3月も終わりに近づき、4月になれば「Cool Chips」の季節である。Cool Chipsは8月に米国で開催される「Hot Chips」の姉妹会議で、コンピュータや半導体設計関係の発表が行われるIEEE主催の国際会議で今回で18回目の開催となる。

[09:30 3/25]

2015年03月23日(月)

NICT、量子情報通信ネットワーク実現に向け「量子もつれ交換」高速化に成功

NICTは、電気通信大学と共同で、量子情報通信ネットワークの基本操作である「量子もつれ交換」を従来技術の1000倍以上の高速化に成功した

[13:40 3/23]

NEC、信号の入出力数を拡張できるシリコン集積光スイッチ技術を開発

NECは、ネットワーク規模に応じて信号の入出力数を拡張できるシリコン集積光スイッチ技術を開発した。

[11:35 3/23]

2015年03月20日(金)

コンピュータアーキテクチャの話 第325回 エラーの検出方法

エラーを検出するためには、エラーが起こると正常なデータとは異なるデータになってしまうように正常なデータを作っておく。例えば、元のデータに1ビットを追加して、追加のビットの値を、全体の"1"のビットの数が偶数になるように選ぶという規則とする。

[10:00 3/20]

2015年03月18日(水)

GTC 2015 - NVIDIA、7TFlopsの演算性能を実現したハイエンドGPU「Titan X」を発表

NVIDIAは同社主催の「GPU Technology Conference 2015(GTC 2015)」において、単精度浮動小数点の場合、7TFlopsという性能を実現したハイエンドGPU「Titan X」を発表した。価格は999ドルと発表されており、コンシューマ向けのGPUである。

[21:57 3/18]

2015年03月16日(月)

IBM、Watsonの能力強化に向けAlchemyAPIを買収

日本IBMは3月16日、米IBMがコロラド州デンバーに拠点を置くAlchemyAPIを買収したと発表した。買収条件は明らかにされていない。

[21:20 3/16]

NTT東日本関東病院とUBIC、人工知能を用いた転倒・転落防止システムを開発

NTT東日本関東病院とUBICは3月16日、医療における予測困難な有害事象の防止を目指して、人工知能を用いた転倒・転落の事前防止システムを共同で開発していることを明らかにした。

[17:55 3/16]

2015年03月12日(木)

Intel、14nmプロセス技術採用SoC「Xeonプロセッサ」を発表

Intelは、14nmプロセス技術を採用したSoC製品「Xeon プロセッサ D」ファミリを発表した。

[14:54 3/12]

2015年03月09日(月)

日立、400Gbpsでのデータセンター間通信を実現する伝送技術を開発

日立製作所(日立)は3月9日、他拠点に分散したデータセンター間の通信や大規模データセンター内のネットワークを対象とした大容量・高信頼ネットワーク技術を開発したと発表した。

[17:36 3/9]

2015年03月06日(金)

コンピュータアーキテクチャの話 第324回 GPUのエラー発生頻度はどの程度のものであるか?

2014年6月に開催されたFTXS 2014という学会で、UFRGSのPaolo Rech氏が、NVIDIAのK20 GPUを使い、「lavaMD」、「Hotspot」と「行列の転置」という3つのアプリケーションを実行してエラーの発生頻度を測定したという論文を発表している。

[10:00 3/6]

2015年03月05日(木)

IDT/NVIDIA/Orange Silicon Valleyが共同でスパコンプラットフォームを開発

IDTは、NVIDIA、Orange Silicon Valleyと共同でリアルタイム分析およびサービス向けにワイヤレスネットワーク境界部のスーパーコンピューティングプラットフォームを開発したと発表した。

[17:10 3/5]

ヴァイナス、科学技術計算に特化した付加価値専用回線網の販売を開始

ヴァイナスは3月4日、多様なHPCサーバを繋ぐCAE・HPCユーザー向けに付加価値専用回線網「V-HPC Network」の販売を2015年3月9日より開始すると発表した。

[09:30 3/5]

2015年03月04日(水)

x86コアとARMコアの二刀流ロードマップで成長市場を重点的に攻めるAMD

2015年2月20日に大阪で開催されたPCクラスタコンソーシアムの「PCクラスタワークショップin大阪2015」において、AMDの林淳二氏が「AMDコアのイノベーション "Ambidextrous Computing" ロードマップとその後」と題する講演を行った。

[10:00 3/4]

2015年03月03日(火)

次世代スパコンに向けたIntelのKnights LandingとOmni Path

2015年2月20日に大阪で開催されたPCクラスタコンソーシアムの「PCクラスタワークショップ in 大阪2015」において、Intelの根岸史季氏が、次世代スパコン向けの重要コンポーネントである「Knights Landing」と「Omi Path」について発表を行った。

[10:00 3/3]

2015年03月02日(月)

次期スパコンExaScaler 1.5で1PFlops超えに挑む - PEZY、PEZY-SCチップのロードマップを発表

2015年2月20日に大阪で開催されたPCクラスタコンソーシアムの「PCクラスタワークショップin大阪2015」において、PEZY Computingの齊藤元章社長が特別講演を行い、その中で、睡蓮スパコンに使用した「ExaScaler 1(ES1)」を大幅に改良した「ExaScaler 1.5(ES1.5)」の開発を発表した。このES1.5ではPEZY-SCチップを使用するが、実装密度を4倍に改善し、性能/電力も30-50%向上する。また、PEZY-SC2チップからPEZY-SC3、4チップを含むロードマップを発表した。次世代のPEZY-SC2チップに関しては、すでに開発を開始しているという。

[13:37 3/2]

2015年02月27日(金)

なぜベンチャー企業がGreen500で2位となるスパコンを開発できたのか? - 開発を担当したPEZYの齊藤社長が開発の内幕を披露

2015年2月20日に大阪で開催されたPCクラスタコンソーシアムの「PCクラスタワークショップin大阪2015」において、PEZY Computingの齊藤元章社長が「民間ベンチャー企業による、小規模スーパーコンピュータ開発の取組み」と題した特別講演を行った。

[11:35 2/27]

2015年02月24日(火)

ExaScaler、Xeonプロセッサが搭載可能な液浸冷却システムなどを発表

ExaScalerは2月23日、2014年9月に開発した第2世代液浸冷却槽と、同液浸冷却槽向けに開発したマザーボードキャリアボードCPUモジュールを用いたIntel製「XeonプロセッサE5-2600/4600 v3」が搭載可能な液浸冷却システム「ESLiC-8/16/32c」と、汎用GPGPUボードなどが搭載可能な液浸冷却システム「ESLiC-8/16/32g」を発表した。

[15:09 2/24]

ExaScalerとPEZY、液浸冷却HPCシステム「ExaScaler1.5」を年内に稼働開始

ExaScalerとPEZY Computingは2月23日、2014年11月にTop500で369位、Green500では世界第2位に認定された液浸冷却HPCシステム「ExaScaler1.0」の後継となる「ExaScaler1.5」を共同開発して、2015年中に実サイトで稼働を開始させる計画を発表した。

[15:02 2/24]

富士通など、CPU間の高速伝送を1Gbps当たり5mWで実現

富士通と富士通研究所、Fujitsu Laboratories of America(FLA)、技術研究組合 光電子融合基盤技術研究所(PETRA)、新エネルギー・産業技術総合開発機構(NEDO)は2月23日、サーバやスパコンのCPU間高速データ通信を世界最高の電力効率である1Gbps当たり5mWで実現するシリコンフォトニクス技術を用いた光送受信回路を開発したと発表した。

[12:20 2/24]

富士通研、CPU間の大容量伝送に向けて多並列化が可能な光送受信回路を開発

富士通研究所は2月23日、今後のサーバやスパコンのCPU間大容量データ伝送の実現に向けて、多並列化が可能な光送受信回路を開発したと発表した。

[12:18 2/24]

2015年02月23日(月)

日立、量子コンピュータに匹敵する性能の室温動作の新型コンピュータを試作

日立製作所は2月23日、約1兆の500乗通りのパターン(組み合わせ)から適した解を導く「組み合わせ最適化問題」を量子コンピュータなみの性能で実現可能な新型コンピュータを試作したと発表した。

[12:26 2/23]

HPCシステムズ、ExaScalerと販売代理店契約を締結

HPCシステムズは、スーパーコンピュータ(スパコン)/HPC向け液浸冷却装置の開発を手掛けるExaScalerと ExaScalerが開発する液浸冷却高速演算システム、液浸冷却装置および関連製品の、日本国内における販売代理店契約を締結したと発表した。

[11:45 2/23]

2015年02月20日(金)

コンピュータアーキテクチャの話 第323回 GPUで用いられるメモリのエラー検出手法とその訂正手法

グラフィックス処理の場合は、1ピクセルの色や明るさが変わって表示されても気が付かないことが多いし、気が付いたとしても、その1ピクセルが化けたことで表示画面がまったく役に立たなくなるということはほとんど無い。

[10:00 2/20]

2015年02月06日(金)

横国大、量子テレポーテーションを可能にする新原理を実証

横浜国立大学は2月4日、光子の発光と吸収だけで量子通信や量子計算に用いられる量子テレポーテーションを可能にする新原理を実証したと発表した。

[15:25 2/6]

コンピュータアーキテクチャの話 第322回 GPUが用いるメモリのアクセス時間の短縮方法

GDDR5 DRAMやHBMを使うGPUのメインメモリ(以下ではCPUのメインメモリと区別するためデバイスメモリと呼ぶ)は高いメモリバンド幅を持っているが、アクセスに掛かる時間は、DDR3/4 DRAMと大差ない。GPUのクロックはCPUよりも遅いと言っても、直接、デバイスメモリをアクセスしたのでは、GPUの処理はメモリネックになってしまう。

[11:00 2/6]

2015年01月27日(火)

NEC、科学技術計算や画像処理に適した高性能ワークステーションを発表

NECは1月26日、高性能ワークステーションSEGUENTE「Express5800/50シリーズ」から、体積を従来比で25%削減し、高速・大容量メモリと最新プロセッサを搭載した2CPUモデルの「Express5800/56Xg」、および1CPUモデルの「Express5800/56Xg-E」を発表した。

[09:30 1/27]

2015年01月26日(月)

日立、極地研の「極域科学コンピューターシステム」の稼動開始を発表

日立は1月26日、国立極地研究所(極地研)における、「極域科学コンピューターシステム」の構築を完了し、2月1日より稼動を開始すると発表した。

[13:02 1/26]

2015年01月23日(金)

コンピュータアーキテクチャの話 第321回 GDDR5の後継として検討されるHBM

GDDR DRAMは、伝送速度の高速化でバンド幅を向上させてきたが、8Gbit/s程度が限界と見られている。もちろん、通信関係ではもっと速い伝送速度も実現されているが、1チップから32本の信号を出すGDDR5メモリでは、高速伝送回路の占めるチップ面積や消費電力が制約となり、現実的には8Gbit/s程度が限界と言われる。そこで、GDDR5に替わる高速のメモリとして期待されているのが、HBMである。

[10:00 1/23]

2015年01月09日(金)

コンピュータアーキテクチャの話 第320回 なぜGPUにはDDR DRAMではなくGDDR DRAMが用いられるのか?

GPUがCPUに比べて高い性能を持つ理由は、CPUと比較して多数の演算器を持ち、それらを並列に動作させているためである。しかし、そのためには、多数の演算器にデータを供給し、多数の演算結果を書き込めるメモリが必要である。

[10:00 1/9]

2015年01月08日(木)

世界2位の省電力性能スパコンにNEDO助成事業の高性能プロセッサ

NEDOは1月8日、同機構の助成事業の成果としてPEZY Computingが開発した高性能プロセッサが小型スパコン「Suiren(睡蓮)」に搭載され、スパコン省電力性能ランキングの世界第2位を獲得したことを発表した。

[17:32 1/8]

2015年01月06日(火)

NVIDIA、1TFLOPSの処理能力を有するモバイル用SoC「Tegra X1」を発表

NVIDIAは1月4日、処理能力が1TFLOPSのモバイル用SoC「Tegra X1」を発表した。

[16:48 1/6]

バックナンバー

人気記事

一覧

イチオシ記事

新着記事