マイナビニュース | テクノロジー | スパコン/HPC | ヘッドライン(2012)(1ページ目)

ヘッドライン

2012年12月28日(金)

コンピュータアーキテクチャの話 第270回 メインメモリのエラー訂正手法「Scrubbing」

コンピュータの中では、プロセサに使われているトランジスタよりもメインメモリに使われているトランジスタの方が圧倒的に多い。したがって、プロセサよりも、メモリが故障したり、エラーしたりという頻度の方が高く、メモリのエラーを訂正することが重要である。

[09:30 12/28]

2012年12月27日(木)

アルマ望遠鏡、1億34000万個のプロセッサを搭載した専用スパコンを設置

国立天文台は12月25日、チリのアタカマ砂漠で建設が進むアルマ(ALMA)望遠鏡(アタカマ大型ミリ波サブミリ波干渉計:Atacama Large Millimeter/submillimeter Array)に高性能スーパーコンピュータ(スパコン)「アルマ相関器(ALMA Correlator)」が搭載されたことを発表した。

[08:00 12/27]

2012年12月25日(火)

SC12 -さまざまなニーズに対応できる柔軟さを持たせたCrayのスパコン「XC30」

SC12でのCrayの展示の目玉は新スーパーコンピュータ(スパコン)「XC30」であった。XC30はDARPAのUHPCプロジェクトなどの資金を得て、「Cascade」のコードネームで開発が行われてきたものである。また、CrayはSC12でXC30の論文を発表し、Exhibitor ForumでもAdaptive Supercomputing Visionという発表を行い、XC30をアピールしていた。

[09:30 12/25]

2012年12月20日(木)

SC12 - Xeon Phiを使うテキサス大学のスパコン「Stampede」

米テキサス大学TACのスパコン「Stampede」はIntelのXeon E5 CPUとMICアーキテクチャを採用した「Xeon Phi SE10P」を使うハイブリッドスパコンである。第40回のTop500リストの中には、IntelのXeon Phiをアクセラレータとして使っているシステムが7システムある。しかし、NVIDIAのKepler GPUを使うシステムは50システムあり、 Stampedeを広告塔として、この情勢を挽回していこうというところであろう。

[09:00 12/20]

2012年12月19日(水)

SC12 - Intelが語ったExaScale実現に向けたビジョン

SC12において、IntelのHigh Performance Computing Platform部門のシニアディレクタのStephen Wheat氏が「On Solution-Oriented HPC」と題して同社のExaScaleへのアプローチについて発表を行った。

[09:00 12/19]

2012年12月18日(火)

SC12 - Top500 1位となったスパコン「Titan」とその現状

Salt Lake Cityで開催されたSC12において、Top500で1位を獲得したスーパーコンピュータ(スパコン)「Titan」が設置されているOak Ridge National Laboratory(ORNL)のコンピュータ施設のプロジェクトディレクタのBuddy Bland氏がTitanスパコンの状況について招待講演を行った。

[14:01 12/18]

2012年12月17日(月)

SC12 - 種々の問題が続出した超大規模並列スパコン「Sequoia」の立ち上げ

SC12で発表された第40回Top500ではTitanに抜かれて2位になったが、米国ローレンスリバモア国立研究所(Lawrence Livermore National Laboratory:LLNL)のSequoiaは世界トップクラスのスパコンである。この巨大スパコンの立ち上げの経験について、SC12においてLLNLのコンピュート部門リーダーのKimberly Cupps氏が講演を行った。

[11:09 12/17]

2012年12月14日(金)

コンピュータアーキテクチャの話 第269回 IBMの研究員が考案したHsiaoコード

エラー訂正を行うには、チェックビットやシンドロームを計算するする必要がある。この計算ではHマトリクスに"1"があるビットの値のXORを取る。従って、できるだけHマトリクスの"1"の数が少ない方が、必要なXORゲートが少なくて済むし、 XORゲートの遅延の合計である計算時間も短くて済む。

[09:00 12/14]

2012年12月12日(水)

Intel、TDP6Wを実現したサーバ用64ビットAtomプロセッサ「S1200」を発表

Intelは、高密度マイクロサーバのほか、新しいタイプの高電力効率のストレージ/ネットワーク・システム向けに開発された64ビット版サーバ向け低消費電力SoC「Intel Atomプロセッサ S1200ファミリ」を発表した。

[16:48 12/12]

SC12 - HPC Challengeでは今年も京スパコンが大活躍

スーパーコンピュータ(スパコン)のベンチマークでは、Top500で使われているLINPACKが有名であるが、LINPACKは演算量の割にメモリアクセスや通信が少なく、スパコンの一部分の性能しか評価していないという問題が指摘されている。これを補う目的で開発されたベンチマークが「HPC Challenge」である。

[09:00 12/12]

LSI、SMEからデータセンターまで対応するフラッシュアーキテクチャを発表

LSIは12月6日、都内で会見を開き、同社のフラッシュストレージ分野に向けた取り組みについての説明を行い、共有ソリューション「Syncro」や、同社のSSDコントローラ「SandForce」向けに開発力を強化していくことなどが語られた。

[08:00 12/12]

2012年12月07日(金)

"動く(生きた)"状態で飼われるコンピュータたち -東大のコンピュータ動物園

東京大学(東大)大学院 情報理工学研究科の平木敬 教授の研究室が「コンピュータ動物園(Computer Zoo)」を運営している。古い、動かないコンピュータを展示するコンピュータ博物館は、あちこちにあるが、平木研究室のComputer Zooはコンピュータを動く、生きた状態で飼うという点が大きく異なる。

[10:30 12/7]

2012年12月06日(木)

ST、PGIのCコンパイラなどがAMDのAPU/GPUで使用可能になることを発表

STMicroelectronicsは、同社100%子会社で高性能コンピューティング(HPC)向けコンパイラを手掛けるPortland Group(PGI)の「PGI Accelerator Fortran/C/C++コンパイラ」がAMDのAPUとディスクリートGPUアクセラレータで使用可能になることを発表した。

[10:19 12/6]

モバイルとサーバの2正面作戦を展開するARMの64bitコア「Cortex-A50」

ARMは、2012年12月5日に都内で同社64bitコア「Cortex-A50シリーズ」の記者説明会を開催し、組み込みプロセサ部門副社長のKeith Clarke氏とシステム設計部門の上級副社長のJohn Cornish氏が来日して説明を行った。

[09:00 12/6]

2012年12月04日(火)

AMD、クラウド環境向けミッドレンジプロセッサ「Opteron 4300」などを発表

AMD(Advanced Micro Devices)は、ミッドレンジプロセッサ「AMD Opteron 4300シリーズ」およびエントリーレベルのプロセッサ「AMD Opteron 3300シリーズ」の合計6プロセッサを発表した。

[17:58 12/4]

2012年11月30日(金)

コンピュータアーキテクチャの話 第268回 Single-bit Error Correction Double-bit Error Detection(SECDED)コード

距離が3のコードワード間では、2ビットのエラーが起こると隣のコードワードを囲む1ビットエラーの球に入ってしまう。そして、受信されたデータに対してシンドロームを計算して訂正を行うと、 2ビットのエラーが起こったコードワード1をコードワード2の1ビットエラーとみなして誤訂正してしまう。このようなケースでは、ハードウェアは正常に1ビットエラーを訂正したと思っているので、エラーがあったことは見逃され、訂正されたデータは実は誤っているという最悪の事態になってしまう。

[08:00 11/30]

2012年11月26日(月)

SC12 - ハイブリッドスパコンが増加したTop500

2012年11月に米国ソルトレークシティー(Salt Lake City)で開催された「SC12」というスーパーコンピュータ(スパコン)最大の学会/展示会で、第40回のTop500リストが発表された。今回1位に輝いたのは、米国のオークリッジ国立研究所(Oak Ridge National Laboratory:ORNL)に設置されたTitanというスパコンである。

[11:30 11/26]

2012年11月20日(火)

SC12 - Gordon Bell賞は激戦を制して筑波大/東工大チームが受賞

科学技術計算の実行にあたって、スパコンの使いこなしを競うのがGordon Bell賞である。2011年11月のSC11では、理研の長谷川氏らのチームが、京コンピュータを使い10万原子のシリコンナノワイヤーの電子状態のシミュレーションを行って、Gordon Bell最高性能賞を獲得し、東工大の下川辺氏らのチームがTSUBAME2.0を使い金属の凝固の様子のシミュレーションを行い、Gordon Bell特別成果賞を獲得している。

[08:00 11/20]

2012年11月16日(金)

量子中継システム実現に前進 -NICTなど、スピン-光子量子もつれ生成に成功

情報通信研究機構(NICT)と国立情報学研究所(NII)は11月16日、半導体量子ドット中の単一電子スピンと通信波長帯の単一光子の間の量子もつれ状態の生成に成功したことを発表した。

[17:52 11/16]

コンピュータアーキテクチャの話 第267回 ハミングコードを用いたエラー訂正

Hマトリクスを使ってデータに対してチェックビットを作るには、チェックビットに1がある行を横に見て、1のある項のデータをXORする。例えばC0は第1列の3行目に1があるので、3行目を横に見る。そうすると、D0、D1、D3の列に1があるので、C0=D0・D1・D2と計算する。そして、C1、C2も同様にC1=D0・D2・D3、C2=D1・D2・D3と計算する。そして、このように計算したC0~C2を、データD0~D3に付加して送信する。

[13:06 11/16]

2012年11月13日(火)

NVIDIA、GPUアクセラレータ「Tesla」のフラッグシップ製品「K20X」を発表

NVIDIAは11月12日(米国時間)、11月10日より開催されているSC12において、GPUアクセラレータ「NVIDIA Tesla K20ファミリ」のフラッグシップモデル「Tesla K20X」を発表した。

[13:43 11/13]

Intel、HPC向けコプロセッサ「Xeon Phi」の第一弾「Xeon Phi 5110P」を発表

Intelは11月13日、同社が2012年6月に発表したHPC向けコプロセッサ「Xeon Phi」の第一弾製品として、「Xeon Phi 5110P」ならびに「Xeon Phi 3100ファミリ」を発表した。

[12:32 11/13]

スパコン性能ランク「TOP500」 -米Titanが1位を獲得、日本の「京」は3位に

米国ソルトレイクシティにて開催されているスーパーコンピュータ分野最大の学会兼展示会「SC12」に併せて11月12日(米国時間)、スーパーコンピュータの処理能力ランキング「TOP500」の2012年11月版が発表された。

[10:56 11/13]

SC12 - スパコンの祭典が今年も開幕

スパコン最大の学会兼展示会である「SC12」が開幕した。会期は11月10日から16日であるが、10日、11日はチュートリアルとワークショップが中心で、11日夜の前夜祭で展示会場が開く。そして、12日が本会議の開幕で、今年は、日系人の理論物理学者で超弦理論の創始者の一人であるMichio Kaku ニューヨーク市立大教授が幕開けの基調講演を行う。

[10:00 11/13]

2012年11月12日(月)

日本SGI、電中研に理論演算性能670.9TFlopsのHPCクラスタシステムを納入

日本SGIは11月12日、電力中央研究所(電中研)の新しい科学技術計算用大型計算機システムとして、ブレード型高性能HPCサーバ「SGI ICE X」を納入したことを発表した。

[12:53 11/12]

2012年11月07日(水)

理研とNEC、量子コンピュータの実現に向け量子ビットの読出精度90%を達成

理化学研究所(理研)とNECは11月6日、量子ビットのエネルギー緩和率を増大することなく量子ビットの読出し信号を増大させる手法を実証し、量子ビットの読出し精度90%を達成したことを発表した。

[09:00 11/7]

2012年11月06日(火)

Hot Chips 24 - AMCCが64bitサーバ用ARMプロセサ「X-Gene」を発表(後編)

Hot Chips 24においてAMCC(Applied Micro Circuits Corporation)が64bitのARM V8アーキテクチャの「X-Gene」と呼ぶサーバ用プロセッサを発表した。AMCCはあまりなじみが無い読者が多いと思うが、PowerPCベースのプロセサ製品やネットワーク通信関係のLSIを作っているシリコンバレーの会社であり、64bit ARMプロセサの開発では先頭を走っている。

[08:30 11/6]

2012年11月05日(月)

AMD、仮想データセンターやHPCクラスタに最適化された次世代Opteronを発表

AMD(Advanced Micro Devices)は、同社の次世代コアアーキテクチャ「Piledriver」をベースとした新たな「AMD Opteron 6300シリーズ」のサーバプロセッサを発表した。

[19:00 11/5]

Hot Chips 24 - AMCCが64bitサーバ用ARMプロセサ「X-Gene」を発表(前編)

Hot Chips 24においてAMCC(Applied Micro Circuits Corporation)が64bitのARM V8アーキテクチャの「X-Gene」と呼ぶサーバ用プロセッサを発表した。AMCCはあまりなじみが無い読者が多いと思うが、PowerPCベースのプロセサ製品やネットワーク通信関係のLSIを作っているシリコンバレーの会社であり、64bit ARMプロセサの開発では先頭を走っている。

[10:30 11/5]

2012年10月31日(水)

DMP、HSA Foundationに参画 - GPUコンピューティングのアプリ開発を加速

ディジタルメディアプロフェッショナル(DMP)は10月31日、Heterogeneous System Architecture Foundation(HSA)への参画を発表した。

[15:33 10/31]

SGI、PGIのHPC向けコンパイラの販売契約をSTと締結

STMicroelectronicsは、同社100%子会社で、高性能コンピューティング(HPC)向けコンパイラおよびツールサプライヤのPortland Group(PGI)が、Silicon Graphics International(SGI)と、再販売に関して合意したことを発表した。

[15:15 10/31]

2012年10月30日(火)

AMD、省電力サーバ向けにARMコアを採用したOpteronプロセッサの開発を開始

AMDは、幅広いマーケットに対応するための戦略的な取り組みの一環として、クラウドおよびデータセンター用サーバ向けに従来のx86プロセッサに加えて64ビットのARMテクノロジーを基盤とする「Opteron」プロセッサを開発することを発表した。

[11:10 10/30]

Hot Chips 24 - 単精度のFlops性能を2倍に向上させたIBMのPOWER7+(後編)

Hot Chips 24において、IBMは「POWER7+」を発表した。2009年のHot Chips 21で発表したPOWER7に「+」を付けた改良版と言う位置づけのプロセサである。POWER7+は、半導体プロセスは45nm SOIから32nm SOIと1世代進んでおり、Intelで言えばSandy BridgeからIvy Bridgeという進化である。しかし、コア数はPOWER7と同じ8コアで、大きな改良点はL3キャッシュの容量を2.5倍の80MBに増加し、暗号化などのアクセラレータを搭載し、電力マネジメントを改善しているという程度で、POWER7の3年後に発表するプロセサとしては物足りない感じがある。

[09:00 10/30]

2012年10月29日(月)

HotChips 24 - 単精度のFlops性能を2倍に向上させたIBMのPOWER7+(前編)

Hot Chips 24において、IBMは「POWER7+」を発表した。2009年のHot Chips 21で発表したPOWER7に「+」を付けた改良版と言う位置づけのプロセサである。POWER7+は、半導体プロセスは45nm SOIから32nm SOIと1世代進んでおり、Intelで言えばSandy BridgeからIvy Bridgeという進化である。しかし、コア数はPOWER7と同じ8コアで、大きな改良点はL3キャッシュの容量を2.5倍の80MBに増加し、暗号化などのアクセラレータを搭載し、電力マネジメントを改善しているという程度で、POWER7の3年後に発表するプロセサとしては物足りない感じがある。

[08:00 10/29]

2012年10月26日(金)

エルザ、Tegra 3を搭載したGPUコンピューティング開発キットを発表

エルザジャパンは、NVIDIA Tegra 3を搭載したGPUコンピューティング開発キット「CARMA DEVKIT」の取り扱いを開始したと発表した。価格は11万8000円前後。

[17:24 10/26]

コンピュータアーキテクチャの話 第266回 再送と並び広く用いられているエラー訂正符号

再送と並んで広く用いられているエラー訂正法にエラー訂正符号がある。エラー検出と同様に、エラー訂正符号もデータにチェックビットを付けるのであるが、単にエラーを見つけるだけでなく、元のデータが推測できるようにチェックビットを付ける。

[08:00 10/26]

2012年10月23日(火)

Hot Chips 24 - 5.5GHz駆動のIBMのメインフレームプロセサ「zNext」(後編)

Intelサーバ全盛の時代に恐竜のようなメインフレーム? と思われるかも知れないが、IBMはメインフレームの改善を続けて、性能の向上と機能追加による適用範囲の拡大を行っており、今回の「zNext」にも注目すべき工夫が詰まっている。

[08:00 10/23]

2012年10月18日(木)

NVIDIA、クラウドベースのGPU「VGX K2」を発表

NVIDIAは、クラウドベースのGPU「NVIDIA VGX K2」を発表した。同製品を活用することで、エンジニアやデザイン・プロフェッショナルが、GPU搭載ワークステーションのコンピューティング性能とグラフィックス性能を、自分の好きな場所で好きなデバイスにて使えるようになるという。

[08:30 10/18]

2012年10月17日(水)

Hot Chips 24 - 富士通とOracleが次世代SPARCプロセッサを発表(後編)

Hot Chips 24において、富士通は「SPARC64 X」、Oracleは「SPARC T5」というSPARCプロセサをそれぞれ発表した。相互に製品をOEMしている両社が同じセッションで続いての発表であり、2つのプロセサの発表を聞き比べられる興味深い機会となった。富士通の発表を行ったのは丸山氏で、同氏は2009年には日本のスパコン「京」に使われている「SPARC64 VIIIfx」、2008年には「SPARC64 VII」をHot Chipsで発表した富士通のプロセサ関係の顔である。

[10:00 10/17]

最新理論と先端技術で宇宙の謎に挑むALMA電波望遠鏡 第10回 ALMA電波望遠鏡システム全体のソフトウェアの規模は300万行

ALMAのアンテナや受信機などはすべて2900mのOSFから遠隔操作して観測が行えるようになっている。このため、各アンテナにはアンテナの方向や受信機を制御するコンピュータがあり、12mアレイとACAアンテナにはそれぞれ専用のコンピュータが付いている。

[08:00 10/17]

2012年10月16日(火)

Hot Chips 24 - 富士通とOracleが次世代SPARCプロセッサを発表(中編)

Hot Chips 24において、富士通は「SPARC64 X」、Oracleは「SPARC T5」というSPARCプロセサをそれぞれ発表した。相互に製品をOEMしている両社が同じセッションで続いての発表であり、2つのプロセサの発表を聞き比べられる興味深い機会となった。富士通の発表を行ったのは丸山氏で、同氏は2009年には日本のスパコン「京」に使われている「SPARC64 VIIIfx」、2008年には「SPARC64 VII」をHot Chipsで発表した富士通のプロセサ関係の顔である。

[10:00 10/16]

2012年10月15日(月)

富士通、次世代SPARC64 Xプロセッサ「Athena」を米国OOW 2012にて展示

開発コードネーム「Athena(アテナ)」と呼ばれる次世代プロセッサ「SPARC64 X」について米Oracleが米カリフォルニア州サンフランシスコのモスコーニ・コンベンションセンターで開催した「Oracle Open World(OOW)San Francisco 2012」の基調講演において、富士通 システムプロダクトビジネスグループの豊木則行執行役員常務が言及した。さらに、展示会場の富士通ブースではプロトタイプを展示して、来場者の関心を集めていた。

[10:00 10/15]

Hot Chips 24 - 富士通とOracleが次世代SPARCプロセッサを発表(前編)

Hot Chips 24において、富士通は「SPARC64 X」、Oracleは「SPARC T5」というSPARCプロセサをそれぞれ発表した。相互に製品をOEMしている両社が同じセッションで続いての発表であり、2つのプロセサの発表を聞き比べられる興味深い機会となった。富士通の発表を行ったのは丸山氏で、同氏は2009年には日本のスパコン「京」に使われている「SPARC64 VIIIfx」、2008年には「SPARC64 VII」をHot Chipsで発表した富士通のプロセサ関係の顔である。

[09:00 10/15]

2012年10月12日(金)

Hot Chips 24 - Intelの0.5V動作実験チップ「Claremont」

最近のプロセサでは、消費電力が大きな問題であることは良く知られている。消費電力を減らすには電圧を下げることが重要で、スレッショルド電圧を下げれば低くすることができるが、その分リーク電流が大きくなってしまう課題がある。こうした問題に対し、電源Vがもっと低い電圧まで動けるようなプロセサを作ってみてその特性を調べようというのが、Intelの「Claremont」という実験プロセサである。

[10:00 10/12]

コンピュータアーキテクチャの話 第265回 同じデータを再送することでエラーを訂正

エラーを検出してシステムを停止し、誤った答えを出さないというのは重要であるが、エラーを訂正し、正しく処理が続けられるという方がより望ましい。エラー訂正を行う1つの方法は、受信側がエラーチェックを行いエラーが検出された場合は、同じデータを再送するという方法である。

[08:00 10/12]

2012年10月11日(木)

Intelの次世代Core「Haswell」のトランザクションメモリを読み解く(後編)

Intelの次世代Coreプロセサ「Haswell」がHTMをサポートすることは、2012年2月に発表されたが、それがどのようなハードウェア構造で実現されているかについては、ほとんど情報が公開されていなかった。9月のIDF 2012でもあまり詳しいことは発表されなかったが、まったく収穫が無かったわけではなく、HTMの構造のヒントを見て取ることができた。そこから、Haswellのトランザクションメモリの構造などを読み取って行きたい。

[11:00 10/11]

2012年10月10日(水)

東工大、TSUBAME2.0を用いて都心部の気流を1mの解像度でシミュレーション

東京工業大学(東工大)は10月9日、同大のスーパーコンピュータ「TSUBAME2.0」を用いて、東京都心部の10km四方のエリアに対し、実際の建造物のデータをもとに1m間隔の格子解像度で詳細な気流をシミュレーションすることに成功したことを発表した。

[13:15 10/10]

Intelの次世代Core「Haswell」のトランザクションメモリを読み解く(中編)

Intelの次世代Coreプロセサ「Haswell」がHTMをサポートすることは、2012年2月に発表されたが、それがどのようなハードウェア構造で実現されているかについては、ほとんど情報が公開されていなかった。9月のIDF 2012でもあまり詳しいことは発表されなかったが、まったく収穫が無かったわけではなく、HTMの構造のヒントを見て取ることができた。そこから、Haswellのトランザクションメモリの構造などを読み取って行きたい。

[10:00 10/10]

最新理論と先端技術で宇宙の謎に挑むALMA電波望遠鏡 第9回 筋金入りのFX派、国立天文台が中心となって開発したACA相関器

米国の設計の64アンテナ相関器はシフトレジスタを内蔵し、時間方向に512点の進み遅れを持たせた相関を計算し、その後フーリエ変換して周波数成分に分けるという方法で、ある意味、理解しやすい方式であるが、日本の開発のACA相関器は、まず、フーリエ変換を行って周波数成分に分解し、周波数成分どうしの相関を計算するFXタイプとなっている。国立天文台は、1982年に完成した野辺山のミリ波電波望遠鏡で世界初のFXタイプの相関器を開発した実績を持つ、筋金入りのFX派である。

[08:00 10/10]

2012年10月09日(火)

Intelの次世代Core「Haswell」のトランザクションメモリを読み解く(前編)

Intelの次世代Coreプロセサ「Haswell」がHTMをサポートすることは、2012年2月に発表されたが、それがどのようなハードウェア構造で実現されているかについては、ほとんど情報が公開されていなかった。9月のIDF 2012でもあまり詳しいことは発表されなかったが、まったく収穫が無かったわけではなく、HTMの構造のヒントを見て取ることができた。そこから、Haswellのトランザクションメモリの構造などを読み取って行きたい。

[14:20 10/9]

2012年10月05日(金)

HPC性能が大幅に強化されたHaswell(後編) - HPCとして通用する性能を実現

飛び飛びのメモリアドレスのデータを読み出して、YMMレジスタに順に詰め込む処理をギャザー、この逆にレジスタ上では並んでいるデータを飛び飛びのアドレスに格納する処理をスキャッタという。AVXでYMMレジスタが256bitと、かなり要素数の多いデータを扱うようになったことからこの機能がサポートされるようになった。

[09:00 10/5]

2012年10月04日(木)

HPC性能が大幅に強化されたHaswell(中編) - TLBミスによる性能低下を減少

前編では6つの命令のうち、4つの命令を説明したが最後の2つの命令(FMAddSub、FMSubAdd)は256bitにパックされたデータの偶数番目と奇数番目でCの加算と減算が逆になるという、ちょっと変な演算である。

[10:05 10/4]

2012年10月03日(水)

HPC性能が大幅に強化されたHaswell(前編) -各コアに256bit長のFMAを2個装備

IDF 2012で、2013年に登場と見られるIntelの次世代プロセサ「Haswell」のアーキテクチャが発表された。Haswellのアーキテクチャ全般については大原雄介氏の記事を参照戴くのが分かり易いと思うが、それを補足する意味で、HPC(High Performance Computing)向けの強化ポイントについて詳細に見て行きたい。

[10:00 10/3]

最新理論と先端技術で宇宙の謎に挑むALMA電波望遠鏡 第8回 17Peta OPSの演算性能を持つ12mアレイ用の64アンテナ相関器

アンテナからの1つのIF信号は、4GHzでサンプルされデジタル化されたデータを1ms分まとめたパケットとして送られてくる。このパケットは相関器の入り口で32サブパケットに分割され、各サブパケットは125MHzクロックのデジタル回路で処理される。

[08:00 10/3]

KEKのスパコン、演算性能1PFlops超えを達成

高エネルギー加速器研究機構(KEK)は10月2日、素粒子、原子核、物性物理等の理論的研究における大規模シミュレーション、加速器の設計・運転に関わるシミュレーションの実施のために用いているスーパーコンピュータ(スパコン)システムの総論理演算性能が1PFlopsを超えたことを発表した。

[07:00 10/3]

2012年09月28日(金)

コンピュータアーキテクチャの話 第264回 理論的なエラー検出コード - CRC

より理論的なエラー検出コードとして、Cyclic Redundancy Check(CRC)というコードがある。

[08:00 9/28]

2012年09月27日(木)

Hot Chips 24 - 次世代コアを並べて発表し、存在感を示したAMD(4)

AMDのBulldozerファミリは、初代のBulldozer、そして、2代目がPiledriverであるが、その次の三代目は「Steamroller」というコードネームが付けられている。AMDのCTOのPapermaster氏は、基調講演の中でこのSteamrollerコアの概要を明らかにした。

[10:00 9/27]

2012年09月26日(水)

Hot Chips 24 - 次世代コアを並べて発表し、存在感を示したAMD(3)

ハイエンドのBulldozerファミリの第2世代がPiledriverコアである。このPiledriverコアとDirect X11をサポートするRadeon 2.0コアを搭載するのがAMDのTrinity APUである。このTrinityについてAMDのSebastien Nussbaum氏が発表を行った。

[08:30 9/26]

最新理論と先端技術で宇宙の謎に挑むALMA電波望遠鏡 第7回 アンテナペアの信号一致度を計算する専用スーパーコンピュータ - 相関器

各受信機から出力されるIF信号は全体では16GHzの帯域であるが、DSB方式のバンド9、10ではIFは4~12GHzのバンドで、偏波の違いで2つのIFが出力されている。一方、2SB方式の受信機では、IFは4~8GHzで、それが2つのサイドバンド×2つの偏波の信号が出力される。このIF信号をフィルタと基準信号系から供給される第2LOを使って、8チャネルの4~2GHzの信号に変換する。

[08:00 9/26]

2012年09月19日(水)

最新理論と先端技術で宇宙の謎に挑むALMA電波望遠鏡 第6回 最新技術を詰め込むことで幅広いバンド幅のカバーを実現した受信機

受信機は日米欧で分担開発を行っており、このうち、日本はバンド4、8、10の受信機の開発を担当し、ACAだけでなく、すべてのアンテナにこれらのバンドの受信機を供給する。大気で吸収されてしまって地上まで電波がほとんど届かない周波数帯があり、この部分は受信機を置いてもムダであるので、それらの周波数を除いたことによりバンド7~10の周波数は連続せず、隙間が空いている。

[08:00 9/19]

2012年09月14日(金)

コンピュータアーキテクチャの話 第263回 パリティチェックとチェックサム

前述の偶数パリティチェックの場合、元のデータ1とデータ2の距離が1であるということは、データ1の"1"の数が偶数であれば、データ2の"1"の数は奇数ということになる。

[07:00 9/14]

2012年09月12日(水)

最新理論と先端技術で宇宙の謎に挑むALMA電波望遠鏡 第5回 パラボラアンテナ - 日射や風雪と戦う超精密機械

ALMAの直径12mのパラボラアンテナは、50台の12mアレイのものは米国製とフランス・ドイツ・イタリア製、そしてACAの4基は日本製とメーカーは違っているが、これらは共通の仕様で作られている。また、ACAの12台の7mパラボラアンテナは日本製である。

[08:00 9/12]

2012年09月05日(水)

最新理論と先端技術で宇宙の謎に挑むALMA電波望遠鏡 第4回 ALMA電波望遠鏡は専用スパコンも有するハイテクの塊

ALMA電波望遠鏡は、外観上はパラボラアンテナが目立つが、アンテナ以外もハイテクの塊である。アンテナに組み込まれた受信機とA/Dコンバータ、各アンテナからの信号に適当な遅延を加えてタイミングを合わせ、アンテナ間の信号の相関を計算して開口合成を行う相関器、その信号をOSFに設置されたサーバに送るコンピュータがある。そして、各アンテナの信号のタイミングを揃える基準信号系の装置がある。この相関器は専用のスーパーコンピュータであり、12mアレイの相関器は17PFlopsという高い演算性能をもっている。

[08:00 9/5]

2012年08月31日(金)

コンピュータアーキテクチャの話 第262回 ハミング距離

前々回(第260回)の図2.6に示したデータの値を変えずに伝送する、あるいは記憶するケースについて考えてみよう。この場合、少し形式張るが、nビットの2進数をn次元2進空間の点と考えてみることとする。

[07:00 8/31]

2012年08月29日(水)

最新理論と先端技術で宇宙の謎に挑むALMA電波望遠鏡 第3回 ALMA電波望遠鏡の概要

ALMAのパラボラアンテナ群は標高約5000mのチャナントール高原に設置されており、これらのアンテナに観測指令を送るコンピュータや、各アンテナで受信した電波信号を処理する設備などもアンテナの近くのArray Operations Site(AOS)と呼ぶ施設に設置されている。

[08:00 8/29]

2012年08月22日(水)

最新理論と先端技術で宇宙の謎に挑むALMA電波望遠鏡 第2回 広範囲観測を実現するために用いられる開口合成技術

どれだけ細かいものが区別できるかという望遠鏡の解像度は、観測する波長とレンズ、あるいは反射鏡の直径の比で決まる。したがって、可視光より数1000倍波長が長いミリ波では、同じ解像度を得ようとすると、巨大な直径のパラボラアンテナが必要となる。現実には、このように大きなパラボラを作ることは出来ないが、離れたところに置いたパラボラで観測することにより、等価的にアンテナ間の距離の直径のパラボラと同じ解像度を実現するのが「開口合成」という技術である。

[08:00 8/22]

2012年08月16日(木)

コンピュータアーキテクチャの話 第261回 ウオッチドッグタイマー - プロセサで良く用いられるエラー検出法

プロセサというとデータを加工しているイメージが強いが、データの値を変化させるのは演算器の部分だけで、メモリ、キャッシュ、レジスタファイルのところまでのプロセサのデータパスの大部分はデータの値を変えずに転送やコピーを行うだけである

[16:33 8/16]

2012年08月15日(水)

最新理論と先端技術で宇宙の謎に挑むALMA電波望遠鏡 第1回 宇宙に一番近い天体観測施設「アルマ天文台」

天文観測などで用いられる望遠鏡といわれると、まずレンズや反射鏡を使って光を集める光学望遠鏡が頭に浮かぶが、宇宙からの電波を観測する電波望遠鏡も光学望遠鏡に劣らず重要である。より遠方の銀河を観測したり、遠くの恒星のまわりの惑星形成を観測したりするために、より大型の電波望遠鏡を作ろうという計画が立てられた。中でも日本や欧米が共同して推進している「ALMA」計画は、すばる望遠鏡やハッブル宇宙望遠鏡の約10倍の分解能を持つ望遠鏡を地上に建設しようという一大プロジェクトである。

[08:00 8/15]

2012年08月03日(金)

コンピュータアーキテクチャの話 第260回 偶数パリティと奇数パリティ

もう1つAlgorithmic Checkが良く用いられるのは、対象となるユニットが配線であるとかメモリであるとかのように入力データと出力データが同じになるケースである。

[10:00 8/3]

2012年07月20日(金)

コンピュータアーキテクチャの話 第259回 Algorithmic Checkを用いたエラー検出

Algorithmic Checkの場合はユニットの出力にチェッカ(Checker)を付けて、一般には出力より少ない本数のチェックシンボルを作る。また、第2のユニットの替わりにプレディクタ(Predictor)という回路を設けて、入力から処理結果のチェックシンボルを予測する。そして、予測されたチェックシンボルとチェッカで計算されたチェックシンボルが一致しているかどうかをチェックしてエラーを検出する。

[08:00 7/20]

2012年07月06日(金)

コンピュータアーキテクチャの話 第258回 エラーの検出手法

エラーが発生したことを検出するには、図2.1に示すように、同じユニットを2つ使いその出力が一致しているかどうかを調べれば良い。

[08:00 7/6]

2012年06月22日(金)

コンピュータアーキテクチャの話 第257回 2つのラッチによる中性子ヒットに対するエラー率低減手法

2つのラッチの値が同じである場合、その値がスレーブ側のラッチに供給される。このような構成のラッチは、単純なラッチと比較してチップ面積や消費電力は増えるが、1個の中性子ヒットで両方のラッチがエラーしないように距離を取るなどの配置上の工夫を行うことにより、中性子ヒットに対するエラー率を1/10~1/100に低減できると報告されている。

[08:00 6/22]

2012年06月08日(金)

コンピュータアーキテクチャの話 第256回 エラーによる誤動作を防ぐ方法 - BISERフリップフロップ

エラーによる誤動作を防ぐ方法の1つが、中性子がヒットしてもエラーが起こりにくいラッチやフリップフロップを使うという方法である。その中に2つのラッチで情報を2重化して記憶することで、一方のノードにノイズが載って情報が反転しても、正しい記憶状態を回復できるラッチ回路がある。

[08:00 6/8]

2012年05月25日(金)

コンピュータアーキテクチャの話 第255回 LSIの動作に影響をおよぼすのは1MeV以上のエネルギーを持つ中性子

LSIの動作に影響する1MeV(メガエレクトロンボルト)以上のエネルギーを持つ中性子は、海抜0mでは、おおよそ14個/平方cm・時程度であるが、高度が高くなると通過する空気の層が薄くなるので数が増え、4000m級の山頂では5倍~10倍になる。

[08:00 5/25]

2012年05月11日(金)

コンピュータアーキテクチャの話 第254回 間欠故障の最大要因 - 中性子線ソフトエラー

トランジスタが壊れたり、配線が切れたりすると、当然、プロセサは正しい動作をしないので誤動作が起こる。このような故障は自然に直ってしまうことはないので、固定故障という。固定故障は故障した部品を交換するまで直らないという点ではやっかいであるが、同じ動作をさせると毎回同じように誤動作するので、故障個所を見つけるのは比較的容易である。一方、外部からの雑音などで、一時的に誤動作する場合がある。この場合は、部品が壊れたわけではなく雑音が無くなれば正常に動作するので、誤動作は一過性である。このような故障を間欠故障という。

[08:00 5/11]

2012年04月27日(金)

コンピュータアーキテクチャの話 第253回 部品の故障率

部品の故障は、配線やトランジスタがミクロに物理的な変化や化学的な変化を起こして正常に動作しなくなることで起こる。このような変化は温度が高くなるにつれて活発になり、温度と寿命の関係は、アレニウスの式で表される。

[08:00 4/27]

2012年04月13日(金)

コンピュータアーキテクチャの話 第252回 マイクロプロセサのテストと部品の初期故障

ウェハの状態では、このようなスキャン系を使ったFFのテストと組み合わせ回路のテストやメモリBISTを使ったメモリのテストなどで不良の有無を検査し、不良品にマークを付けて置く。そして、ダイシングソー(ウェハ切断用の丸鋸)でウェハを賽の目(ダイス)に切って、良品のチップだけを取り出す。

[08:00 4/13]

2012年03月30日(金)

コンピュータアーキテクチャの話 第251回 メモリのテスト方式

メモリには多数のビットがあり、それらをすべてスキャンFFにするのは、面積や消費電力の点で現実的ではない。このため、メモリにはそのアドレス、データ入力とWrite Enableなどの信号をあるアルゴリズムに従って自動発生する回路と、そのアドレス、データシーケンスでどのようなデータが読み出されるかを計算する回路を付加して、メモリ単体でテストを行うのが一般的である。

[08:00 3/30]

2012年03月16日(金)

コンピュータアーキテクチャの話 第250回 故障によって、どのようなことが起こるのか

トランジスタが故障したり、配線が切れたりショートしたりするとどのような現象が起こるのであろうか。例えば、2入力NAND回路のトランジスタPAが故障し、常時オフ(オンにならない)という故障が起こったとすると、A=0、B=1 入力の状態ではトランジスタはPBがオフ、NAがオフで、本来オンになるべきPAが故障でオフのままであるので、出力XはVdd側にもVss型にも接続されないフロート状態になる。

[08:00 3/16]

2012年03月02日(金)

コンピュータアーキテクチャの話 第249回 プロセサが良品であることをどうやって保証するのか

マイクロアーキテクチャや論理設計は、そのプロセサがどのようになっているかを決めるものであるが、半導体プロセスを使って作られたLSIチップが、不良個所が無く、設計通りにできているとは限らない。このため、製造されたLSIを検査し、不良が無く仕様通りのものであることを保証することが必要となる。

[08:00 3/2]

2012年02月17日(金)

コンピュータアーキテクチャの話 第248回 プロセサ内部におけるデカップリングキャパシタ

消費電力の項で書いたように、プロセサの消費電力には負荷容量の充放電によるダイナミック電力とトランジスタのリークによるスタティックな電力がある。

[07:00 2/17]

2012年02月03日(金)

コンピュータアーキテクチャの話 第247回 プロセサチップ内部における電源配線

以前の回(第233回)でIntelの32nmプロセスの配線の諸元を示したが、Intelのメタル9は、8μmという格段に厚い配線層であり抵抗が非常に小さい。このため、抵抗成分だけでなく、インダクタンスが影響する場合があるが、メタル1~8層では配線が細く抵抗が大きいことから長い電源線を使うことができない。このため、実用的にはインダクタンスが問題になることはなく、配線抵抗だけを考えれば良い。

[07:00 2/3]

2012年01月20日(金)

コンピュータアーキテクチャの話 第246回 パッケージにおける電源インピーダンスの考え方

パッケージの表面の電源、グランドパッドとチップの間はバンプというチップ側に付けられた突起をはんだ付けするなどの方法で接続されている。このバンプの寸法は高さ50~100μm、半径25~50μm程度であるが、電源供給系はバンプだけではなく、パッケージの表面のパッドからパッケージ基板内部の電源、グランド層まではビアで接続されている。

[07:00 1/20]

2012年01月06日(金)

コンピュータアーキテクチャの話 第245回 プリント基板/ソケットピン/パッケージそれぞれのインダクタンス

プロセサソケットの中央や周囲に積層セラミックキャパシタを配置しても、そこからソケットのピンまでのプリント基板のインダクタンス、ソケットのピン自体のインダクタンス、プロセサパッケージのインダクタンスがある。

[07:00 1/6]

バックナンバー

人気記事

一覧

イチオシ記事

新着記事