マイナビニュース | テクノロジー | スパコン/HPC | ヘッドライン(2011)(1ページ目)

ヘッドライン

2011年12月22日(木)

コンピュータアーキテクチャの話 第244回 電源電流の変化量

直流の場合は電源電流の変化がそのままDC-DCコンバータの出力電流の変化量であるが、周波数領域でのインピーダンスを考える場合は、それぞれの周波数でどの程度電流が変化するかが問題になる。しかし、プロセサの電流は、どのようなプログラムを実行するかで変わり、例えば、プロセサクロックで4サイクルで実行出来る短いループを廻っているときは、クロックの1/4の周波数成分が多くなるというように実行状態で周波数成分は変化する。

[07:00 12/22]

2011年12月15日(木)

ロボットは東大に入れるか - 国際的な人工頭脳研究プロジェクトが開始

2011年12月14日に国立情報学研究所は、「ロボットは東大に入れるか」と題するシンポジウムを開催し、東京大学(東大)の入試を突破する人工知能を研究開発するプロジェクトをキックオフした。

[15:16 12/15]

2011年12月09日(金)

コンピュータアーキテクチャの話 第243回 プロセサの電圧を生み出すDC-DCコンバータ

前回述べたように、プロセサチップに供給される1V程度の電圧は、DC-DCコンバータで作られる。そして、図3.2に示すように、DC-DCコンバータはセンス入力を持っており、このセンス入力をプロセサチップの近くに接続すれば良い。DC-DCコンバータからチップまでの電源配線の抵抗成分で電圧ドロップが生じても、電源とグランドのセンスラインの電圧の差を計算し、その電圧が基準電圧に等しくなるようにフィードバックが掛かるので、プロセサチップにかかる直流電圧は指定の電圧になる。

[07:00 12/9]

2011年11月25日(金)

コンピュータアーキテクチャの話 第242回 プロセサへの電源供給系

マイクロプロセサは電気で動くので、当然、電気を供給する必要がある。AC100~240Vの電源から電源ユニットで12V程度のDC電源を作り、それを使ってDC-DCコンバータでプロセサチップに供給する1V程度の電源を作るという構成が一般的である。

[07:00 11/25]

2011年11月11日(金)

コンピュータアーキテクチャの話 第241回 クロックの最終分配とスペクトラム拡散クロック

クロックグリッドにしても、DLLによるタイミング合わせにしても、チップの広い範囲に対してタイミングの揃ったクロックを供給する手段である。

[07:00 11/11]

2011年10月28日(金)

コンピュータアーキテクチャの話 第240回 クロックグリッドとDLLを用いたクロック分配

H-Treeを使うと製造バラつきが無い場合にはクロックSkewは生じないが、現実には製造バラつきでクロックタイミングがばらついてしまう。本文の図2.16に示すように、上側の中央付近では、2段目以降は第1段のHの右と左側からのクロックが全く別のH-Treeを経由して供給されるので2点間のクロックSkewが大きくなる。

[07:00 10/28]

2011年10月14日(金)

コンピュータアーキテクチャの話 第239回 差動信号によるクロック分配とクロック配線のシールド

図2.11のように分配されるクロックの波形が鈍ってしまうと、受端のバッファのスレッショルド電圧のバラつきによりSkewが生じてしまう。図2.12のように配線を太くしRCを減らすことで影響を減らすのは1つの手であるが、もう1つの手は、差動信号でクロックを伝送することである。

[07:00 10/14]

2011年09月30日(金)

コンピュータアーキテクチャの話 第238回 Hツリーを用いたクロックの分配手法(2)

前回の回路をLTSpiceでシミュレートしてみると各点の波形は本文の図2.11となる。台形の波形が入力波形で、次の波形がHの横棒の端で、最後の波形がHの上端の波形となるが、2段目のH-Treeの回路モデルではインダクタンスは無視している。

[07:00 9/30]

2011年09月16日(金)

コンピュータアーキテクチャの話 第237回 Hツリーを用いたクロックの分配手法(1)

VCOで作られる元のクロックからの時間のずれを最小にしてチップ全体に配るために用いられるのが図2.8に示すH-Treeという構造である。

[07:00 9/16]

2011年09月02日(金)

コンピュータアーキテクチャの話 第236回 PLLによるクロックの生成

一般にプロセサのクロックは、外部の発振器から供給される基準クロックの整数倍の周波数のクロックが用いられる。

[07:00 9/2]

2011年08月19日(金)

コンピュータアーキテクチャの話 第235回 製造バラつきを考慮したクロックSkew設計

特定の送受FFペアの間の論理回路の遅延時間が若干過大である場合に、送端のFFのクロックを早めたり、受端のFFのクロックを遅めたりしてサイクルタイムより長い遅延を許容するというケースがあるが、このようにクロックをずらすとどのようなことが起こるかについては以下の図を見て欲しい。

[07:00 8/19]

2011年08月05日(金)

コンピュータアーキテクチャの話 第234回 クロックサイクルによるパイプライン処理

クロックを使わない非同期のマイクロプロセサというものも存在するが例外的で、クロックに同期して論理回路を動作させるプロセサが一般的である。クロック同期方式のプロセサでは、クロックの刻み(サイクル)で、命令のデコードや演算の実行などの各ステップを実行するパイプライン処理が行われる。簡単なプロセサでは命令のフェッチから実行の完了まで数ステージのパイプラインで処理するプロセサもあるが、最近の高性能なプロセサではスーパスカラやアウトオブオーダ処理などの複雑な処理を行うためにより処理ステップを細分化し、命令のフェッチから完了までには10~20ステージを必要としている。

[08:00 8/5]

2011年07月22日(金)

コンピュータアーキテクチャの話 第233回 プロセサのインフラストラクチャ - LSIの内部配線

プロセサチップの中でトランジスタは重要であることは間違いないが、配線もそれに劣らず重要である。LSIチップのメタル配線は、第1層がX方向なら第2層はY方向、第3層はX方向というように交互に方向を変えるのが普通である。

[07:00 7/22]

2011年07月08日(金)

コンピュータアーキテクチャの話 第232回 プロセサのインフラを理解する - 電源やクロック系の設計は黒魔術

現代の私たちの生活は電気、水道、ガスなどのエネルギー供給系や、電話や放送などの情報伝達系などのインフラストラクチャはが無ければ成り立たない。マイクロプロセサにとって、これに相当するのは電源供給系とクロック分配系であろう。

[07:00 7/8]

2011年06月24日(金)

コンピュータアーキテクチャの話 第231回 High-K/Metal Gateの活用によるリーク電流の低減

微細化で寸法を比例縮小してきた結果、現状では、ゲート絶縁膜の厚みは1nm強で、原子4~5個分の厚みでしかない。このように絶縁膜が薄くなると、トンネル効果で電子が絶縁膜を通り抜けてしまうようになる。こうなると、絶縁膜を通る漏れ電流で消費電力が増えるだけでなく、色々なCMOS回路が動作しなくなってしまう。

[07:00 6/24]

2011年06月17日(金)

コンピュータアーキテクチャの話 第230回 独立した電源系 - ボルテージアイランド/ボルテージドメイン

IntelのXeon 5600シリーズプロセサのように、最近のマルチコアプロセサでは、各プロセサコアはそれぞれに電源スイッチが設けられパワーゲートができるようになっていたり、コア部分と3次キャッシュなどのアンコア(あるいはノンコア)部分では電源が別に供給できるようになっていたりするものが出てきている。また、DRAMコントローラをプロセサチップに内蔵するプロセサが一般的になっているが、DRAMインタフェースの電圧はDRAMの規格で決まっているため、プロセサコアやアンコアとは別の電源系を持っている。このように独立した電源系の部分をボルテージアイランド、あるいはボルテージドメインと呼ぶ

[07:00 6/17]

2011年05月27日(金)

コンピュータアーキテクチャの話 第229回 パワーゲートで電源をオフにして消費電力を抑制

ダイナミック電力の削減のところで、使用していない論理ブロックへのクロックの供給を止めるクロックゲートという手法を説明したが、それと同様に、使用していない論理ブロックへの電源の供給を止めるパワーゲートという手法がある。電源を止めてしまえば、当然、リーク電流も無くなり電力消費を抑えられる。

[07:00 5/27]

2011年05月13日(金)

コンピュータアーキテクチャの話 第228回 トランジスタの使い分けによるリーク電流の削減

リーク電流を削減する1つの手法はVtを高めにしたトランジスタを使用することである。前に書いたものの逆の表現で、Vtを70~90mV高めにしてやるとリーク電流は1/10に低下する。

[07:00 5/13]

2011年04月28日(木)

コンピュータアーキテクチャの話 第227回 ショートサーキット電流と漏れ電流

CMOSスタティック回路やダイナミック回路は直流的には電流が流れず、定常状態では電力を消費しないと書いたが、これは90%くらいは正しいが、実は直流電流が全く流れないわけではない。

[06:00 4/28]

2011年04月15日(金)

コンピュータアーキテクチャの話 第226回 CMOSダイナミック回路(2)

選択信号Sを作るAND回路で、一方の入力が1→0、他方の入力が0→1に変化する場合、安定状態ではANDの出力は0であるが、変化の途中では0→1の変化の方が少し早いと、一瞬High("1")が出力されてしまう。このような一瞬のノイズをGlitchという。

[06:00 4/15]

2011年04月01日(金)

コンピュータアーキテクチャの話 第225回 CMOSダイナミック回路(1)

プロセサの中では、多くの入力の中から1つを選択することが必要というケースはいくらでも存在する。特に、RAMやレジスタファイルでは複数のエントリの中から、アドレスで指定された1つのエントリのデータを読み出す必要があり、多入力のOR機能が必要である。このような用途では、CMOSダイナミック回路が用いられる。

[06:00 4/1]

2011年03月18日(金)

コンピュータアーキテクチャの話 第224回 トランジスタサイズの最適化(3)

図1.35の場合は論理やゲート段数が決まっていたが、次の図1.36では入力容量の64倍の負荷容量を駆動する場合に、1段から4段のインバータを使う場合の遅延時間を比較している。なお、インバータの段数が奇数段の場合は出力の極性が反転するが、入力の極性で調整できるという前提で、極性の反転は無視して考える。

[07:00 3/18]

2011年03月04日(金)

コンピュータアーキテクチャの話 第223回 トランジスタサイズの最適化(2)

トランジスタサイズの基本となる1uの値であるが、第1層の配線の間隔の2~4倍程度が選ばれるのが普通である。従って、32nmプロセステクノロジの場合は80~160nm程度となるが、高クロックを追及する製品では大きめ、高クロックより低電力を重視する製品では小さ目の値が使用される。

[07:00 3/4]

2011年02月18日(金)

コンピュータアーキテクチャの話 第222回 トランジスタサイズの最適化(1)

前にCMOSの論理回路のスイッチ速度は負荷容量をドレイン電流で充放電する速度であることを述べたが、どの程度のドレイン電流を流せば良いのであろうか?

[07:00 2/18]

2011年02月04日(金)

コンピュータアーキテクチャの話 第221回 ダイナミック電力の低減手法(4)

2010年秋のIDFにおいて、IntelのSandy Bridgeも単一の物理レジスタファイルを使いコミット時にデータのコピーを行わない構造になっていると発表された。Sandy BridgeではAVXをサポートし、AVXレジスタは256ビット幅であるので、コミット時にこの256ビットをROBから読み出してアーキテクチャレジスタに書き込むのはかなりのエネルギーを消費するので、電力が一番問題となっている昨今の設計では当然の方針である。

[07:00 2/4]

2011年01月21日(金)

コンピュータアーキテクチャの話 第220回 ダイナミック電力の低減手法(3)

ダイナミック電力の低減手法(3) キャッシュのアクセス時間という点では、前回示した図1.24の構造はタグとデータアレイを並列にアクセスするので、ほぼデータアレイのアクセス時間でデータが得られるのに対して、同じく前回示した図1.25の構造ではタグアレイの読み出しとタグマッチ、それからデータアレイの読み出しが順次実行されるので2段の動作となり、おおよそ2倍のアクセス時間が掛かることになる。

[07:00 1/21]

2011年01月04日(火)

コンピュータアーキテクチャの話 第219回 ダイナミック電力の低減手法(2)

ダイナミック電力の低減手法(2) プロセサのやるべき仕事が少なく、クロックを下げて処理速度を落としても十分間に合うという状態では、電源電圧と動作クロック周波数をつり合いのとれた形で下げてやると、大幅に消費電力を減らすことができ、電源電圧を20%下げると消費電力はほぼ半減する。このように処理負荷に応じて電源電圧とクロック周波数を変えるのがDynamic Voltage Frequency Scaling(DVFS)という方法で、マイクロプロセサとしては、今は亡きTransmetaのCrusoeで最初に採用され、その後、多くのプロセサで採用が広がっている省電力手法である。

[18:35 1/4]

バックナンバー

人気記事

一覧

イチオシ記事

新着記事