推定するに…

ここからは完全に推定の世界である。おそらくBrisbaneというのは、L3キャッシュを統合するBarcelonaに向けてL2キャッシュの構造、というかL2のキャッシュコントローラの構造を作り直している最中の製品なのだと思われる。Windsorまでの世代のキャッシュ周りを、AMDの資料を基にまとめてみたのが図1である。キャッシュコントローラは命令L1 / データL1 / L2の3つのキャッシュの制御だけをしていれば良かった。

ちなみに命令L1キャッシュ→L2キャッシュ向きの矢印があるのは、Victim Cacheを使っている関係である。つまり命令L1キャッシュが飽和した時に、Intel式であれば単にL1の不要な部分を破棄すれば良い(再利用が必要になってもL2でHitすればいいから)が、Victim Cacheを使うK8ではL1からいきなり破棄するとL1 Miss / L2 Hitがなくなってしまうため、命令であってもL2への書き戻しが発生する可能性があることを考慮している。

さて、これがBarcelonaになるとどうなるか? 帯域が広がるとか言う話はここでは無視するとして、制御のトポロジーは図2の様になると思われる。肝心なのはL3キャッシュがBIU(Bus Interface Unit)の先に繋がる訳ではないことである。このあたりは昨年COMPUTEXでのPhil Hester氏へのインタビューで明確に示されているからだ。

ここで問題になるのは、L1 / L2のキャッシュコントローラが、Barcelona以降はL3キャッシュに対するリクエストも行わないといけない点だ。つまり今まではL1 Miss / L2 Missならば素直にMemory Requestを出さなければならないが、Barcelona以降はL1 Miss / L2 Miss / L3 Hitを考慮する必要があるということだ。で、このキャッシュコントローラが既にBrisbaneに搭載されているとすれば、レイテンシの増加はこのL3 Accessの分ではないか、と想像される。勿論今はL3が搭載されていないから、L3 Accessは全てMissとして返す(要するにL3キャッシュのTagRAMを見に行ってHitしない、とごまかすようなロジックが搭載されていると想像される)仕組みだ。そうであれば、アクセスパターンによってレイテンシが増減するのも納得できる。

ちなみに最初はL2キャッシュのInterleave数が倍増(32)され、それを見せないようになってるのではないか? とかも考えたのだが、少なくとも今回の結果を見る限りその可能性はなさそうだ。

まとめ

簡単なテストであるが、Brisbane世代の製品を総ざらえしてみた。大雑把に言えば、同一モデルナンバーを選ぶなら、65nmのBrisbane製品を選ぶほうが有利である。性能は同等以上で、消費電力は低い。図らずしもAMDのProcessor Pricingのページからは、既にWindsorの4000+ / 4400+ / 4800+製品がラインナップから消えており、既に流通在庫しかないことになるが、今回の結果を見る限り、よほど価格が安くなければBrisbaneを選ぶのが得策だろうと考えられる。

その一方、純粋にCPUコアの性能という意味では、やや遅くなったのは事実。これは丁度90nm SOIにおけるD Steppingの様な中継ぎモデルであり、Barcelona以降に期待せよということだろう。ただ中継ぎだったとしても性能は悪くないし、消費電力も低く、価格もかなりお値打ち感が高い。「とりあえず」で購入するのに手頃ではあろう。