【特集】

完全検証 "デュアルコア Xeon 5000" - 新世代プラットフォームの深層を探る

1 Bensley / Glidewellプラットフォームの登場

  • <<
  • <

1/18

5月23日、IntelはDempsey(開発コード名)ことXeon 5000シリーズを発表し、6月にはWoodcrest(開発コード名)ことIntel Core Microarchitectureを搭載したXeon 5100シリーズを発表した。普通に考えれば、この時間差は異様である。わずか1カ月でDempseyは過去の製品になってしまった訳で、コアそのものはNetburstだから流用が効くとは言え、Validationなどの手間を考えると全然割に合わないだろう。

デュアルコア インテル Xeon プロセッサー 5000番台

なぜ1カ月で製品を交換しなければいけなかったのか? というと、これはCPUではなくチップセットに問題があったと考えられる。Xeon 5000シリーズでは合わせてBensley / Glidewell(ともに開発コード名)プラットフォームのIntel 5000シリーズチップセットが投入されたが、このBensley / GlidewellはFB-DIMMを使う初めてのプラットフォームであり、そのFB-DIMMがライセンス問題で揉めた関係もあり遅延したことで、Bensley / Glidewellプラットフォームそのものが遅れ、これにDempseyが引きづられて遅くなってしまった、というのが正確なところだろう。ということで今回は、この遅れて登場したIntel 5000シリーズのプラットフォームを、様々な角度から検証してみたいと思う。

Intel 5000シリーズのラインナップ

表1
製品名 Intel 5000P Intel 5000Z Intel 5000V Intel 5000X
コード名 Blackford Blackford-VS Greencreek
ターゲット サーバ(Bensley) ワークステーション(Glidewell)
CPU数 1 / 2
対応FSB 1066 / 1333MHz
Hyper-Threading サポートあり
MCH 5000P MCH 5000Z MCH 5000V MCH 5000X MCH
パッケージ 1432pin FC-BGA
対応メモリ DDR2-533 / 667 FB-DIMM
メモリチャネル数 4 2 4
最大メモリ搭載量 64GB 16GB 64GB
最大ロウ数 最大8Row、2~8 DIMM/XMB(最大4XMB)
サポートメモリチップ 256 / 512 / 1024 / 2048Gbit
ECC / Parity あり
I/O I/F 4×PCI-e x4 2×PCI-e x4 なし 4×PCI-e x4
DIMM Spareing
Memory RAID(?)
Memory mirroring ×
x4 SDDC
Memory ECC
Hub I/F ECC
DMA
ICH 631x / 632x ESB
PCI Support 64bit / 133MHz PCI-X Bus×2
PCI Masters 最大6
IDE UltraATA/100×2
Serial ATA SATA×6
USB Ports / Controllers USB 2.0×6
LAN MAC N/A
Audio N/A
WSE 6700 PXH 64-bit PCI Hub

そのBensley / Glidewell、チップセットには4種類の製品ラインナップが用意される。表1に各製品ラインナップをまとめたが、サーバ向けにはIntel 5000P / 5000Z(これがBlackford:開発コード名)と、バリュー向けのIntel 5000V(Blackford-VS:開発コード名)、ワークステーション向けにIntel 5000X(Greencreek:開発コード名)である。ちょっと表1だと判りにくいのでブロック図をPhoto01~Photo04に示したが、要するにIntel 5000PとIntel 5000Xはほぼ同じ構成で、サーバ向けかワークステーション向けかが異なるだけ。Intel 5000ZはメモリバスとPCI Expressを半減させた低価格向け、Intel 5000VはPCI Expressを全部省いたバリュー向けという扱いである。パッケージは何れも1432pinのFC-BGAで、上位モデルだと信号が出ている部分が下位モデルではRSVD(Reserved)として殺しているという形で、内部的には全ての製品が同一であろうと思われる。ちなみに現時点でIntel 5000ZはIntelの製品ページにはまだ掲載されていないのだが、Data Sheetにははっきりと5000Zの仕様が含まれている(大体Data Sheetのタイトルが"Intel 5000P / 5000V / 5000Z Chipset Memory Controller Hub (MCH) Datasheet"だ)ので、事実上の発表は行われているとみなす事にしたい。

Photo01:Intel 5000P構成図。"Intel 5000P / 5000V / 5000Z Chipset Memory Controller Hub (MCH) Datasheet"より抜粋。

Photo02:Intel 5000Z構成図。出典はPhoto01に同じ。

Photo03:Intel 5000V構成図。出典はPhoto01に同じ。

Photo04:Intel 5000X構成図。"Intel 5000X Chipset Memory Controller Hub (MCH) Datasheet"より抜粋。

  • <<
  • <

1/18

インデックス

目次
(1) Bensley / Glidewellプラットフォームの登場
(2) Blackfordシリーズの特徴
(3) Xeon 5000シリーズの特徴
(4) 機材紹介その1 - Xeon DP 5060 + X7DA8
(5) 機材紹介その2 - Xeon DP 3.60GHz + X6DA8-G2 / Opteron 285 + Thunder K8WE
(6) テスト環境の確認とメモリアドレス空間の話題
(7) ベンチマークテスト1 - Sandra 2005 SR3
(8) ベンチマークテスト1 - PCMark05 v1.1.0
(9) ベンチマークテスト1 - RMMA v3.65その1 実行帯域
(10) ベンチマークテスト1 - RMMA v3.65その2 Latency
(11) ベンチマークテスト1 - RMMA v3.65その3 FB-DIMMのチャンネル構成別テスト
(12) システム別実行消費電力の比較
(13) ベンチマークテスト2 - ScienceMark 2.0
(14) ベンチマークテスト2 - CineBench 9.5 / SPECviewperf 8.1
(15) ベンチマークテスト2 - エンコードベンチマークその1 / その2
(16) ベンチマークテスト2 - エンコードベンチマークその3 / その4
(17) ベンチマークテスト2 - エンコードベンチマークその5 / その6
(18) まとめ - Quad Coreを見据えて

もっと見る

人気記事

一覧

イチオシ記事

新着記事