東芝は、次世代の半導体パワーデバイスとして期待されるSiC-MOSFET向けに、ゲート絶縁膜プロセス技術を開発したと発表した。同技術を適用することで、デバイス内部の電流経路の一部であるチャネル領域の抵抗を約40%低減できるという。これにより、素子全体の抵抗を最大で20%低減でき、デバイス使用時の電力損失の低減が期待される。

同技術の詳細は、ワシントンDCで開催された国際学会 ICSCRM(The International Conference on Silicon Carbide and Related Materials) にて発表された。

開発したプロセス技術の概略

高効率かつ小型・軽量が求められる鉄道車両、電気自動車向けの電力変換装置には、従来のシリコン(Si)より優れた材料物性を有する炭化ケイ素(SiC)を材料とするMOS型電界効果トランジスタ(MOSFET)の適用がすでに進められている。しかし、現状のSiC-MOSFETでは、電流が流れる経路の一部分であるチャネル領域の抵抗が大きいため、使用時の電力損失低減の妨げとなっており、チャネル領域の抵抗を下げるためのプロセス技術の開発が求められていた。

今回同社は、チャネル領域を形成するゲート絶縁膜プロセスとして、一般的な酸化窒素(NO、N2O)ガスではなく、取り扱いが比較的容易な窒素(N2)ガスを使用するプロセス技術を開発した。ゲート絶縁膜の母材となる二酸化ケイ素(SiO2)をN2ガスで焼鈍する直前に、900℃未満の低いプロセス温度で酸素雰囲気に暴露するなどの同社独自の処理を施すことで、反応性に乏しいN2ガスであっても窒化反応が十分に進み、抵抗が増大する要因となっていたチャネル領域周辺の欠陥が修復することを発見したという。

なお同社は今後、この技術の2020年以降の実用化に向けて、信頼性のさらなる向上を目指し、研究開発を進めていくとしている。