三重富士通セミコンダクターは、80～106GHzの広帯域に渡って動作する超低消費電力CMOS増幅器を開発したと発表した。

55-nm DDC CMOSプロセスを用いた0.5V動作W帯増幅回路のチップ写真

0.5V動作W帯増幅回路の実測結果

同技術は、三重富士通セミコンダクター(MIFS)と広島大学の共同で開発されたもので、詳細は6月4日～6月6日まで米国ハワイ州で開催されるRF回路技術に関する会議「RFIC 2017(IEEE Radio Frequency Integrated Circuits Symposium 2017)」にて発表された。

近年、移動通信のトラフィック量の急増に対応する5G(第5世代移動通信システム)や自動運転を実現するためのキーパーツである車載レーダーに向けてミリ波帯の利用が進んでいる。5Gにおいては、ひとつの基地局から多数のユーザーに向けて電波を送信する「1対多地点」の通信方式が要求され、車載レーダーにおいては自動車の周囲全方位を検知する周辺監視システムが技術トレンドとなっている。いずれの応用においても、ミリ波ビームを電子的にスキャンする「フェーズドアレイシステム」が注目されている。同システムでは、ひとつの送受信システムの中に数十から数百個の送受信回路が必要となるため、送受信回路の消費電力を削減することが重要な課題となっている。

MIFSのDDC技術を使うと、0.5V以下の電源電圧(VDD)で動作する超低消費電力トランジスタの製造が可能になる。DDCは標準CMOSと比べ、しきい値(Vt)のばらつきが小さく、性能低下を最小限に抑えながら低いVDDで動作する。今回、広島大学は素子特性を引き出す回路設計技術を開発し、DDCテクノロジーと組み合わせることでCMOSとしては世界で初めてVDD=0.5Vで動作する80～106GHzのミリ波帯用増幅器を開発した。また、最先端のプロセスに比べ、耐圧の高い55nmテクノロジーで低電圧動作させることにより、低消費電力と信頼性を達成することが可能になったとのことだ。

なお、DDCテクノロジーは現在、スイスのCSEM社と共同で、同技術を使った0.5V仕様の超低消費電力テクノロジー・プラットフォーム「C55DDC」の開発が進められている。同開発に使用したミックスドシグナルおよびRF設計対応のデザイン環境(PDK)はすでに提供可能で、スタンダードセル、SRAM/ROMといった基本ライブラリセット、ADC/DAC、PMU、BLE、Flashといった機能IPを2017年末までにリリースされる予定となっている。DDCテクノロジーは、素子ばらつきが小さいため、低電圧やアナログ回路に向いており、また、通常トランジスタと比べてボディ・バイアスの感度が高いため、製品仕様に適したトランジスタ特性に調整することが容易となっている。同社は、急拡大するIoT市場、特にウェアラブルデバイスに最適なテクノロジーと位置付けているという。

広島大学先端物質科学研究科の藤島実教授は同技術に対して以下の通りコメントしている。「私たちは、これまで、デバイスの最大動作周波数近くで動作するテラヘルツ無線回路を研究してきました。この技術を応用し、性能劣化要因となる寄生抵抗を削減するレイアウト技術と、寄生容量をキャンセルする回路技術を組み合わせることにより、今回世界で初めて0.5V動作ミリ波帯回路の実現に成功しました。今回の成果は、高性能化技術が、低消費電力化やローコスト化につなげることを示したものであり、IoTデバイスへの貢献が期待できます」