IDT、高性能アプリ向け次世代プログラマブルタイミング製品を発表

IDTは、要求の厳しい高性能アプリケーションで求められる柔軟かつ低消費電力のタイミング機能を実現するプログラマブルクロックジェネレータ「VersaClock 6ファミリ」を発表した。

同ファミリは12kHz～20MHzの全積分範囲にわたって500fs未満のRMS位相ジッター性能を備えており、10G Ethernetやエンタープライズ・ストレージSAS/SATA、PCI Express Gen 1/2/3、XAUI、SRIO、厳格なPHYリファレンスクロック、次世代ハイエンドFPGAなどのアプリや規格で求められるジッター/位相ノイズ要件を満たしつつ、デバイスのコア消費電流30mAを実現している。また、前世代品となる「VersaClock 5」とのフットプリント互換性を有しており、最小限の設計変更で性能を拡張することができるという。

さらに、ユニバーサル出力ペアを備えており、それぞれ独立してLVDS、LVPECL、HCSL、またはデュアルLVCMOSとして構成可能なほか、各出力ペアは、それぞれ独立して1～350MHzの出力周波数を生成することができるという。

なお、パッケージは4mm×4mm 24ピンのVFQFPNを採用しており、すでに販売を開始している。1000個出荷時の参考価格は出力×4品(周波数は設定可能)の「5P49V6901」で、5.20ドルとしている。