Cypress、ECC内蔵の16Mビット非同期SRAMを発表

Cypress Semiconductorは5月15日(米国時間)、エラー訂正チップを不要にするECC内蔵の16Mビット非同期SRAMのサンプル出荷を開始したことを発表した。

同製品に搭載されたハードウェアECCブロックは、ユーザーの介入を必要とせずにすべてのエラー訂正機能をインラインで実行し、高いSER((Soft Error Rate) 性能を提供することを可能とする。また、アクセスタイムは10nsで、現行の非同期SRAMとピン互換であるため、ボードレイアウトの変更なくシステムの信頼性を向上させることを可能にする。

さらに同社は、同製品の高速アクセスタイムと、MoBLファミリに匹敵する低スタンバイ消費電力を組み合わせたPowerSnoozeファミリ付き高速SRAMも併せて発表した。PowerSnoozeは、追加された低消費電力のディープ スリープモードにより、16MビットSRAMで12μA(typ)のディープスリープ電流を実現するほか、ECC機能も搭載しており、追加チップなしでのエラー訂正を可能としている。

なお、2製品ともにすでにサンプル出荷を開始しており、2014年7月より量産を開始する予定だという。提供形態は、RoHSに準拠した48ピンTSOP I、48ボールVFBGA、119ボールBGA、および54ピンTSOP IIパッケージとなっている。