Cadence Design Systemsは8月15日(米国時間)、Freescale SemiconductorがCadenceのデザインツール「Encounter Digital Implementation (EDI) System」の最新版を用いて、28nmプロセスを採用した次世代通信機器向けプロセッサ「QorIQ T4240」をテープアウトしたことを発表した。
同製品は64ビットPower Architectureをベースとしたe6500コア(動作周波数1.8GHz)を採用しちるほか、高速I/O、オンチップ・ネットワーキング、高速キャッシュファブリック、複雑なクロッキング・スキームなどを採用することで、高性能と低消費電力の両立を実現しているという。
なおCadenceでは、同ツールに採用されているマルチスレッドの物理最適化テクノロジ「GigaOpt」を活用することで、配線前、クロックツリー合成後、配線後の最適化が可能となったとする。同技術には、パフォーマンスの向上とチップサイズの縮小、低消費電力化などを実現するためのレイヤを考慮したタイミング・ドリブンなネット・バッファリングやクリティカルパスの交換アルゴリズムも含まれているという。
