日立超LSIシステムズは、イーサネットワークに適用可能な時刻同期プロトコルを規定する規格「IEEE1588」に準拠したイーサネット用論理IPコア「時刻同期論理IP-Core」の提供を開始したことを発表した。
同社はこれまで自社の10GbpsイーサネットMACなどのイーサネット論理IPコアを用いたASICやFPGAの開発を行ってきたが、今回の時刻同期論理IP-Coreをラインアップに加えることで、より多様なニーズに対応したASIC/FPGA開発が可能になったと説明している。
元来、イーサネットは非同期通信のため時刻同期の概念がなく、リアルタイム処理が必要なネットワークシステムに積極的に用いられることはなかった。同社では、IEEE1588規格に着目、同規格に準拠し、イーサネット環境において高精度な時刻同期を実現する論理IPコアを開発。同コアをネットワーク接続機器に内蔵することで、リアルタイム処理が可能となり、例えば、従来独自技術や適用分野を限定した通信方式を使用していた産業機器や計測機器分野においても、他のイーサネットLANとのシームレスなネットワーク構築が可能となるなど、イーサネット環境の利用領域を拡大することが可能となるという。
同IPコアは、IEEE1588規格のタイミングクリティカルな制御をハードウェア論理で実現するため、ソフトウェアで実現した場合のようにCPU性能やアプリケーション実行による影響を受けることがなく、機器間の時刻同期を±1μs以内の精度で実現することができる。
|
|
イーサネット用時刻同期論理IP-Coreのブロック図 |
また、同社製のイーサネットMAC論理IPコア群との親和性も確保しているため、それらを組み合わせることで、開発期間の短縮を実現することも可能であり、同社ではユーザーニーズに合わせたカスタマイズおよび同IPコアを組み込んだASIC/FPGA開発をはじめ、用途に応じ、Verilog-HDLのソースコードやFPGA向けネットリストとして提供を行っていく計画としている。
