Xilinxは、同社のFPGAデザインスイート「ISE Design Suite」の新版「ISE Design Suite 12.2」を発表した。すでに同社WebサイトよりすべてのEditonがダウンロード可能となっており、すべての機能を30日間使用できる評価版が無料でダウンロードできるほか、通常使用として価格はLogic Editionの2995ドルからとなっている。

同バージョンでは、同社第4世代となるパーシャルリコンフィギュレーションのデザインフローが利用可能になったほか、同社のインテリジェント・クロック・ゲーティング・テクノロジが改善されハイエンドFPGA「Virtex-6」を用いた設計においてダイナミックブロックRAM(BRAM)の消費電力を24%削減する機能が提供された。

パーシャルリコンフィギュレーションは、動作中でもFPGAの一部をリプログラムでき、残りの部分で動作しているアプリケーションの整合性を損なうことなく新しい機能を追加することが可能だ。これにより、さほど高い性能が求められない場合は消費電力の大きい機能をより電力効率の良い機能と取り替えることができたり、設計者が消費電力を管理することができるようになる。

第4世代パーシャルリコンフィギュレーションは、より直感的に分かりやすいデザインフローとインタフェースを導入したことで、使いやすさが改善されているほか、タイミング制約やタイミング分析フローの改善、代替えロジックの自動挿入による静的パーティションとリコンフィギュレーション可能なパーティションへのブリッジが行える機能や、フルデザインタイミングクロージャ、シミュレーション機能などが提供される。

なお、第4世代パーシャル リコンフィギュレーションはオプションとして購入が可能で、2日間のオンサイトトレーニングがバンドルされる。